如何最小化从电容器到 Gnd 和电源层的阻抗

电器工程 pcb设计 电感 去耦电容 通过 地平面
2022-01-19 16:32:55

我试图最小化从我的电容器到 Gnd 和 Power 平面的阻抗。

1.通过定位

我从几个来源了解到,最好的定位是彼此靠近通过这种方式,您可以最大限度地减少在电容器和接地/电源层之间流动的电流的环路电感。 在此处输入图像描述

我在这个主题上找到的最好的文章是用于连接来自 All About Circuits的去耦电容器的通过配置(请参阅https://www.allaboutcircuits.com/technical-articles/different-via-configurations-for-connecting-decoupling-capacitors/) . 该页面的图:

在此处输入图像描述


2. 过孔尺寸

我不知道如何选择理想的通孔尺寸。我知道小过孔具有更大的电阻和更高的自感。这是您可以使用此在线工具计算的: http ://referencedesigner.com/rfcal/cal_13.php

但较小的通孔可以彼此靠近放置因此环路电感要小得多。

谢谢@Huisman 指出,如果您测量它们的边到边距离,我的大小过孔(请参阅下一段中的详细信息)实际上是等距的:两者都有 0.175 毫米的圆环尺寸和 0.125 毫米的间隙。

但是,如果您依靠中心点进行距离测量,它们的间距将不再相等。所以这取决于你如何测量“通过距离”。

在此处输入图像描述

那么,为了最大限度地发挥电容器的作用,理想的通孔尺寸实际上是多少?假设理想的通孔尺寸相当大,我想知道无论如何选择小通孔会导致多少额外的阻抗。换句话说,是否值得选择更大的通孔?


3. 一些细节

3.1 过孔详情
---------------------

在此处输入图像描述

普通通孔
 - 通孔直径:       0.7 mm [27.56 mil]
 - 成品孔直径:    0.35 mm [13.78 mil]
 - 环形环:        0.175 mm [6.89 mil]
 - 最小间隙:      0.125 mm [4.92 mil]

小通孔
 - 通孔直径:       0.5 mm [19.67 mil]
 - 成品孔径:    0.15 mm [5.91 mil]
 - 环形环:        0.175 mm [6.89 mil]
 - 最小间隙:      0.125 mm [4.92 mil]

请帮助我选择最适合将电容器连接到 Gnd/Power 平面的通孔。

 
3.2 电容细节
------------------
我主要使用陶瓷电容:
 - 100nF靠近芯片电源引脚,也连接到通孔用于电源/接地连接。
 - 1uF在 100nF 旁边。
 - 10uF分散在电路板上,连接到电源/接地平面。

 
3.3 感兴趣的频率区域
--------------------------------------------- --
对于我当前的项目,我需要从基于AP1501-50K5G-13芯片的降压转换器获得干净的 5V(参见https://www.diodes.com/assets/Datasheets/AP1501.pdf)。

该 DC-DC 转换器芯片的工作频率约为 150kHz。然而,由于尖锐的开关边沿,它也会产生 MHz 范围内的噪声。也许甚至在 GHz 区域 - 我不知道。

除了我目前的项目,我想知道各种频率的理想选择。


4.量化影响【+50加分】

我在提供的答案中阅读了有趣的想法和“经验法则”。但是没有人计算/模拟一个具体的例子。
如果你有合适的模拟软件(我没有),也许你可以做一些模拟来得到这样的图表:

在此处输入图像描述

我相信我们可以从这样的模拟中发现有趣的趋势。我会非常感谢:-)


3个回答

你没有提到必须考虑的频率范围,但我可以说从实际的角度来看,这根本不重要。

尤其是使用 10uF 电容时,由布线差异引起的电感变化可以忽略不计,您应该放心,不要在意。

但在理论上,人们可能会这样争论:如果频率非常低,则电阻更重要,因此您应该使用普通通孔。但是如果频率非常高,那么电感很重要,你应该使用小过孔。

谐波可以轻松地将开关损耗降至最低所需的基本开关速率的 9 倍,因此对控制体 RLC 效应的所有谐振以及输入和输出脉冲的电流环路提出了很高的要求。

最好的布局是避免主要输入输出高电流射频路径的通孔

这适用于主要电流路径,意味着输入输出电压区域与接地层大小相同。这些 V+ 区域必须远离反馈回路,与辐射线圈隔离,并分开,以便它们支持具有窄间隙的宽路径,以便去耦帽循环具有高自谐振频率的射频电流。

这意味着输入输出电容和 PCB 布局的选择都至关重要,并且将出现最佳的低纹波结果,因为它们都在同一侧。另一侧将通过远离主电流回路的过孔接地。这与在电路板周围每厘米散布数百个微通孔以改善将瞬态电流隔离到高阻抗反馈回路电压输入中的方法不同。(参考)

为了证明这一点,让我展示 MURATA 的 PCB 布局设计,他们是关注 RF 细节的最佳供应商之一,例如 S-parms 或散射参数电容器以最小化 ESR 或提高 SRF 或增加 ESR 以防止反谐振放大射频电流。

IC SMPS 稳压器被屏蔽,输入输出大容量电容位于该电路的外部。

在右侧 CAD 布局中,我添加了颜色来演示红色 V+ 和绿色 = Gnd 区域位于同一侧,在 4 层 1oz 铜 FR-4 上没有局部通孔。

在此处输入图像描述

Murata 的 2.5A 可变直流电压从 1 到 5.25V 的结果如下所示,输入 = 13.5V
在此处输入图像描述

  • 50%Imax 至 100% 至 50%Imax 导致+/-20mV 毛刺
  • 50% Imax 时的 Vac 纹波仅为5mVpp

大多数人期望 50mV 纹波,而这种设计只有 5~6 mVpp 左右。

我建议您将此 PCB 设计用作逆向工程 PCB 布局几何、方向、屏蔽和接地的基准。热设计也很重要。

Murata 演示板MYLSM00502ERPL DC-DC 转换器

在此处输入图像描述


其他

  • SMT 焊盘、走线和过孔需要多大的阻抗?
  • 什么是电容阻抗?
  • 选择的电容需要多大的衰减才能衰减电流谐波?
  • 在整体设计中,传导 EMI [mV/MHz] 和辐射 EMI [uV/m @ tbd MHz] 可以容忍什么?每个 IC 的贡献?

首先检查所讨论的 e-caps 建议类的局限性。

10uF Alum SMD > 1mm pads ESR ~ 1 Ohm因此 ESR*C=10us (T=63%) 或上升时间 = 14 us =T(10~90%) 因此 f(-3BW)=0.35/T(10~ 90%) = 25 kHz

如果您的 SMPS 以 150kHz 的频率运行,至少有 7 个谐波,那么您的噪声抑制 Cap 不足,并且外壳尺寸太大。

因此,您的几何形状可能无关紧要,需要仔细选择电容,例如钽 e-caps 和陶瓷或等效的各种电容,以降低 TBD 毫欧范围内的 ESR。

替代电容包括更多成本:
15uF 1611 10V 1.6mOhm$1.23*2k 和陶瓷/IC。

关于几何选择

  • 对于短宽轨道,轨道约为 0.5nH/mm
  • 方帽芯片的 SRF 和 ESR 比 std 2:1 SMD 芯片更高,1:2 陶瓷帽的 ESL 更低。
  • 无论大小如何,方形芯片的电感都是相同的,因为纵横比决定了 ESL。(非线性)

您建议的通孔配置不会最小化环路电感。这是因为信号层上的走线成本远高于在电源层上行驶相同距离的成本。确保放置过孔,使轨道垂直于焊盘。45 度的轨道要长约 41%。

考虑以下配置。

连接阻抗

资源

对于配置 A、B、C、D、E 和 F,测得的电感(如源中给出的)分别为 (nH) 0.61、1.32、2.00、7.11、15.7 和 10.3。

如您所见,最好将过孔尽可能靠近焊盘。多个较小的通孔优于一个大通孔。较小的通孔可能具有较高的电感,但这可以通过多个并联连接得到更多补偿。