在 MOSFET 中，不对称的明显原因是源极与主体相连。但是在 JFET 中，不存在这样明显的答案，因为主体、栅极和漏极都是同一块硅，它们之间没有材料差异（据我所知）。事实上，大多数 JFET 似乎是对称的。

但是市场上的一些 JFET 具有暗示不对称性的规格。例如，参见我刚刚在设计中使用的 UJ3N120070K3S ；它的额定栅源电压不超过 -20 伏，但漏源阻断电压为 1200 伏。但是如果\$V_{ds} = 1200\ \mathrm V\$，并且\$V_{gs} = -20\ \mathrm V\$，则剩下 \$V_{gd} = -1220\ \mathrm V\美元！即使\$V_{gs} = 0\ \mathrm V\$，\$V_{gd}\$仍然大大高于额定\$V_{gs}\$。

如果 FET 是对称的，这意味着栅源和栅漏额定值应该相同，但它们显然不能在这里，就好像它们是一样，漏源额定值不可能高于栅极-源极评级，并应用评级\$V_{ds}\$会烧毁栅极结。

它的物理结构如何使这个 JFET 和其他类似的 JFET 不对称？为什么\$V_{gd}\$可以比\$V_{gs}\$高这么多？