进行长度匹配主要是为了避免在并行数据线/数据总线宽度之间产生偏移。
所有高速 PCB 设计指南都建议执行与时钟走线长度匹配的长度作为目标长度，并且必须针对时钟信号保持数据、地址、命令行的走线长度容差。我可以知道这个的具体原因吗？
据我了解，时钟不断出现。时钟中不会有任何数据丢失，因此它是一个周期信号。数据将考虑时钟的上升沿或下降沿，并在时序波形中出现初始序列。
任何见解将不胜感激。
为什么以时钟走线长度为目标长度进行长度匹配？
电器工程
电路板
阻抗匹配
DDR3
DDR4
2022-02-04 19:59:23
2个回答
根据时钟信号发送数据。
数据必须在时钟沿（建立时间）之前稳定，并且在时钟沿（保持时间）之后必须稳定。
如果时钟布线与数据相比太长，时钟将显得太迟，无法在保持时间规范内，如果数据布线与时钟相比太长，时钟将显得太早，无法在设置时间规范内。
观察与时钟相关的每个信号；即，对于接收器而言，重要的是要在正确的时间点“采样”所有并行信号，+- 允许的偏差。
示例：假设我们有一条允许偏差为 +-50 ps 的总线，因此接收器在时钟上升沿采样时仍能获得接近其最大值的信号。
现在，如果所有信号彼此之间有 +-50 ps，或者说，对于第一个数据信号，这并没有真正帮助 - 如果 data[19] 对 data[0] 和 data[0] 有 +40 ps 延迟] 对时钟有 +20 ps 的延迟，然后 data[19] 对时钟有 +60 ps 的延迟，根本不会在正确的时间进行采样。
其它你可能感兴趣的问题