为什么 IC 的负轨通常需要比正轨更多的去耦电容(具有更差的 PSRR)?

电器工程 电源 去耦电容
2022-01-14 22:56:21

从各种来源可以看出问题中的前提似乎成立,包括:

  • 比较 LM317 和 LM337 的各种克隆的数据表(太多无法列出,但通常后者的数据表建议在输入上进行更多的去耦,大约比前者高一个数量级,例如TI 的 LM317 数据表建议 0.1uF 输入/电源旁路,而LM337的旁路推荐 1uF。)
  • 与上述相关,uA78xx 的 TI 数据表有一个分轨电源原理图,其中正稳压器的去耦小于负稳压器的去耦。这在下面复制。

在此处输入图像描述

  • Analog appnote MT-101显示负引脚的 PSRR 比正引脚差:

在此处输入图像描述

所以问题是为什么通常会出现这种不对称。

2个回答

这是真的,因为 LM7815 在任何输出电容下都是稳定的 - 电容正好可以降低高频下的输出阻抗。Vout 来自NPN 传输晶体管的发射极。

在此处输入图像描述

另一方面,LM7915 采用类似的半导体工艺制造,但必须产生负输出电压。Vout 来自NPN 传输晶体管的集电极。如果输出端没有大电容,它就不稳定负稳压器上只有 100nF,它可能会在某些条件下振荡,而正稳压器会很好。

在此处输入图像描述

LM78xx 在此处输入图像描述

LM79xx 在此处输入图像描述


AD8099而言,它可能与连接到负电源的(内部)补偿电容器有关。运算放大器通常没有接地引脚。

因此,负电源引脚相对于“地”的任何变化都会耦合到放大器。

在此处输入图像描述

看似一种模式实际上来自两个完全不同的根本原因。

这是因为半导体器件本身并不是完全对称的。依赖“空穴”作为主要电荷载流子的器件(PNP BJT 和 P 沟道 FET)的性能通常略低于使用电子的相应器件。这表现为开关时间稍慢和电阻更高。这可以通过以某些方式增加物理尺寸来抵消,但这会导致更高的寄生电容。

对于 3 端子稳压器,简单的方法是简单地“反转”正极设计的电路以创建负极设计,反转所有电压极性并在整个过程中交换 NPN 和 PNP 晶体管,包括主传输晶体管。然而,这种方法效果非常糟糕,以至于不得不开发一种完全不同的电路拓扑(主要使用 NPN 晶体管),并且其稳定性特性也大不相同。

对于运算放大器,您必须查看特定设备的内部原理图才能了解详细信息。