在我看来，公认的答案（Sparky256）将 PLL 简单地视为一个滤波器，完全忽略了它的实际目的，即作为一个控制系统，控制信号的相位。控制系统的顺序表示其内部状态的数量。在具有单个输入的系统中，超过第一个状态（阶）的状态等价于受控变量的导数。

具体来说，在 PLL 中，受控变量通常是信号的相位。PLL 尝试产生锁相。因此，一阶用于相位变量/状态，第二个状态是第一个状态的导数 - 即频率，依此类推。

对于简单的频率合成器，一阶 PLL 可能就足够了，但对于 QPSK 解调器，一阶 PLL 可能会缺失，因为调制器和解调器之间的任何载波频率偏移将始终产生恒定的相位滞后，只能通过以下方式消除二阶锁相环。相位滞后意味着 I 和 Q 通道无法固定（它们不断“移动”）。因此，QPSK 解调器应具有至少具有 2 个状态（即 2 阶或更高阶）的 PLL。

此外，与此处评论和答案中普遍存在的一些概念相反，更高的顺序不会使系统变慢，也不会使其更快。响应时间由所有系统参数决定，主要由其系数的值（或滤波器设计术语中的极点和零点的位置）决定。

我发现此链接指向一个惊人的文档，该文档详细说明了高达 4 阶过滤器的细节。

滤波器阶数仅指用于滤波相位比较器输出的极数，因此它为 VCO 提供平滑的直流误差电压。

1. 一阶滤波器实际上只是 VCO 的滤波器特性，需要最少的时间来稳定（零相位）到频率或相位跟踪的变化。原始相位比较器输出电压被馈送到 VCO（压控振荡器），仅滤除噪声尖峰。这种类型可以快速跟踪频率变化并快速锁定到最新设置，但在锁定到新频率之前可能会出现不稳定的输出。

2. 二阶滤波器有 1 个 RC 级，可以是无源的，也可以使用运算放大器实现更锐利的滚降。它在锁定到新频率（零相位）方面稍慢一些，但在稳定下来和稳定方面不太不稳定。推荐用于大多数 PLL 设计。

3. 三阶滤波器使用可选的运算放大器和双 RC 网络。它的稳定速度比其他的慢，但即使使用复杂的调制方案也能保持稳定，从而更好地容忍 FSK/QFSK/QPSK。RC 网络必须针对给定的波特率范围进行调整，以便尽可能快地跟踪比特率的实际变化。

4. PLL 环路必须始终能够相当快地找到并锁定新的载波频率，否则会发生数据丢失，从而强制重新发送数据包或首先发送 EOF/EOL/EOT 命令。幸运的是，快速 MPU 可以模拟或内置整个 PLL 功能块，因此很少使用模拟滤波器和分立 PLL 电路。使用 QPSK 作为搜索词，您会发现大量支持 IC 和即用型模块。小心任何“特殊”软件或许可协议。

有关 FSK 和 QPSK 的更多详细信息。

这些答案被理论术语和实现细节所混淆。选择 PLL 来解调诸如 QPSK 之类的相位调制方案的最初问题最终没有得到解决。

解调不依赖于 PLL 的阶数。

简而言之，让我们介绍一下订单。

1. 一阶 PLL 具有有限的锁定带宽。如果 PLL 以频率\$x\$ 为中心。然后它可以跟踪频率为\$x \pm \Delta x\$的正弦波。但是，随着\$\Delta x\$的增长，它将无法跟踪信号。如果输入信号是不同的频率，它的 VCO 输出相对于原始输入信号会有一个小的相位误差（偏移），并且随着输入与其中心频率之间的频率差变差，偏移会变差 - 直到差太棒了，以至于它无法再跟踪输入。

2. 二阶锁相环，因为它有一个所谓的积分器，消除了相位误差问题。

关于 PLL 顺序的讨论结束。

使用 PLL 解调 QPSK 或 BPSK 取决于您的错误检测器。为简单起见，让我们在下面讨论 BPSK：

为了使用 PLL 解调 BPSK 信号，我们修改了 PLL 的误差检测器，以便环路 VCO 相对于输入信号锁定为 0 度或 180 度。因此，PLL VCO 的输出与输入同相或异相 180 度。就循环而言，由于修改了错误检测器，它认为它的错误为零。

当输入切换相位时，循环不应再做任何事情，因为循环将锁定在 0 度或 180 度。但是，环路中的某些信号将从正变为负，您可以使用此变化来检测信号是否切换相位。

相同的概念延伸到 QPSK，其中 PLL 无法检测输入信号中 90、180 和 270 度的相位变化。

可以解调 BPSK 的 PLL 称为 Costas Loop。

我写了这篇关于如何在软件中实现 Costas 循环的论文，其中包含了我在这里深入提到的所有信息。

FakeMoustache 写道：“它们在锁定状态下都具有零相位差”

我们的术语可能有所不同，但我的理解是，在一阶设计中，相位差用作误差信号（有放大）并驱动 VCO，因此锁定中的相位误差取决于频率。二阶设计集成相位差以获得 VCO 控制电压，因此当锁定到固定频率时相位误差为零，并且通常取决于慢速变化信号所跟踪的频率变化率。对于三阶设计，误差取决于二阶导数，依此类推。