是什么导致了我的 MOSFET 漏极电压降中的这个拐点?

电器工程 场效应管 开关 开关模式电源 MOSFET驱动器 造型
2022-01-19 09:34:12

最后更新: 了解以前神秘的功率 MOSFET 开关波形摆动!@Mario 在下面发现了根本原因,这与所谓的VDMOS器件不同,这是许多功率 MOSFET 的典型特征,例如 IRF2805。


更新: 找到线索!:)

@PeterSmith在下面的评论之一中提到了了解 MOSFET 数据表中栅极电荷规格的绝佳资源。

在第 6 页,在第二段的末尾,有一个传递引用的想法是,当 \$v_ {GD}\$ > 0。它没有提到机制,但它让我想到了膝盖上的 \$v_{GD}\$ 可能会发生什么:

在此处输入图像描述

而且,枪的儿子,事实证明,\$v_{GD}\$ 上升到 0V 以上是正确的。

因此,如果有人了解驱动机制是什么,我认为这将是正确的答案:)


作为我对开关转换器研究的一部分,我正在仔细研究 MOSFET 开关特性。

我已经建立了一个非常简单的电路,如下所示:

在此处输入图像描述

在仿真中产生这个 MOSFET 导通波形:

在此处输入图像描述

在漏极电压下降约 20% 时出现拐点,进入米勒平台。

我建立了电路:

在此处输入图像描述

范围很好地证实了模拟:

在此处输入图像描述

我相信我理解“预冲”凸点(\$C_{gd}\$ 充电电流“向后”通过负载电阻),但对于如何解释漏极电压降中的拐点感到困惑。

对MOSFET更有经验的人可以帮助我理解吗?

3个回答

漏极电压的斜率取决于栅漏电容 Cgd。在下降沿的情况下,晶体管必须对 Cgd 放电。除了电阻器的负载电流外,它还必须吸收流经 Cgd 的电流。

重要的是要记住,Cgd 不是一个简单的电容器,而是一个取决于工作点的非线性电容。饱和时晶体管的漏极侧没有沟道,Cgd 是由于栅极和漏极之间的重叠电容。在线性区域中,沟道延伸到漏极侧,Cgd 更大,因为现在在栅极和漏极之间存在大的栅极到沟道电容。

当晶体管在饱和区和线性区之间转换时,Cgd 的值会发生变化,因此漏极电压的斜率也会发生变化。

使用 LTspice Cgd 可以通过使用“DC 工作点”仿真进行检查。可以使用“查看/Spice 错误日志”查看结果。

对于 3.92V 的 Vgs,Cgd 约为 1.3npF,因为 Vds 很高。

   Name:          m1
Model:      irf2805s
Id:          1.70e-02
Vgs:         3.92e+00
Vds:         6.60e+00
Vth:         3.90e+00
Gm:          1.70e+00
Gds:         0.00e+00
Cgs:         6.00e-09
Cgd:         1.29e-09
Cbody:       1.16e-09

对于 4V 的 Vgs,由于 Vds 较低,Cgd 要大得多,约为 6.5nF。

Name:          m1
Model:      irf2805s
Id:          5.00e-02
Vgs:         4.00e+00
Vds:         6.16e-03
Vth:         3.90e+00
Gm:          5.15e-01
Gds:         7.98e+00
Cgs:         6.00e-09
Cgd:         6.52e-09
Cbody:       3.19e-09

Cgd(标记为 Crss)对于不同偏置的变化可以在下面的数据表中看到。 在此处输入图像描述

IRF2805 是一个 VDMOS 晶体管,对 Cgd 表现出不同的行为。来自互联网

板级开关模式电源中普遍使用的分立垂直双扩散 MOSFET 晶体管 (VDMOS) 的行为与上述单片 MOSFET 模型有本质上的不同。特别是,(i) VDMOS 晶体管的体二极管与外部端子的连接方式与单片 MOSFET 的衬底二极管不同,并且 (ii) 栅极-漏极电容 (Cgd) 非线性不能用简单的分级建模单片 MOSFET 模型的电容。在 VDMOS 晶体管中,Cgd 在零栅漏电压 (Vgd) 附近突然变化。当 Vgd 为负时,Cgd 物理上基于一个电容器,其中栅极作为一个电极,管芯背面的漏极作为另一个电极。由于非导电管芯的厚度,该电容相当低。但当 Vgd 为正时,管芯正在导电,Cgd 物理上基于具有栅极氧化物厚度的电容器。传统上,复杂的子电路已被用于复制功率 MOSFET 的行为。为了计算速度、收敛的可靠性和编写模型的简单性,编写了一种新的内在香料设备,它封装了这种行为。DC 模型与 1 级单片 MOSFET 相同,只是长度和宽度默认为 1,因此可以直接指定跨导而无需缩放。AC模型如下。栅源电容取为常数。如果栅极-源极电压不被驱动为负值,则根据经验发现这是功率 MOSFET 的一个很好的近似值。栅漏电容遵循以下经验形式:

在此处输入图像描述

对于正 Vgd,Cgd 随 Vgd 的双曲正切而变化。对于负 Vdg,Cgd 随 Vgd 的反正切而变化。模型参数 a、Cgdmax 和 Cgdmax 参数化了栅漏电容。源漏电容由连接在源漏电极两端的体二极管的渐变电容提供,位于源极和漏极电阻之外。

在模型文件中可以找到以下值

Cgdmax=6.52n Cgdmin=.45n

更新:马里奥在上面得到了正确的答案,所以留下这个只是为了历史利益。这种行为看起来与它是 VDMOS (我收集的许多功率 MOSFET 也是如此)有关,这可以解释为什么许多通用 MOSFET 资源(倾向于专注于单片 MOSFET)没有提到这种现象。


好吧,就在我即将放弃理解这一点时,互联网给了我一点:

在此处输入图像描述

这来自IXYS 应用笔记 AN-401,第 3 页。

没有解释这背后的设备物理特性,但我现在对此很满意。这条曲线很好地解释了我所看到的拐点。

我试图用通道反转层的动态向自己解释它的尝试以困惑告终。在我理解的 \$V_{GS}\$ = \$V_{DS}\$ 时,我没有看到明显的拐点。(这些是我最好的推论,不是我在某处读到的官方信息。)请注意,我在这里使用了 \$V_{GD}\$ (\$V_{GS} - V_{DS}\$),有点不合常规,因为我知道 \ $V_{GD}=0\$ 是我要找的:)

在此处输入图像描述

如果有人有参考资料或足够了解物理学来解释上面的曲线,我将不胜感激。我会把正确答案的 cookie 给任何可以的人:)

我有一个问题:为什么斜率应该是线性的?

事实上,在 150 ns 的米勒平台期间,MOSFET 沟道电阻从几乎无穷大下降到一个非常小的值。即使它线性下降,由 R=100 欧姆和 MOSFET 的 R DS 形成的分压器的输出电压也不是线性的。

R DS 对栅极电荷存在非线性依赖性;您无法在数据表中找到它,但我们知道它是非线性的。

因此,这种行为是自然的。

在我看来,您的测试设置非常好,但是,在实际功率电路中从 50 欧姆源驱动功率 MOSFET 并不好。