漏极电压的斜率取决于栅漏电容 Cgd。在下降沿的情况下,晶体管必须对 Cgd 放电。除了电阻器的负载电流外,它还必须吸收流经 Cgd 的电流。
重要的是要记住,Cgd 不是一个简单的电容器,而是一个取决于工作点的非线性电容。饱和时晶体管的漏极侧没有沟道,Cgd 是由于栅极和漏极之间的重叠电容。在线性区域中,沟道延伸到漏极侧,Cgd 更大,因为现在在栅极和漏极之间存在大的栅极到沟道电容。
当晶体管在饱和区和线性区之间转换时,Cgd 的值会发生变化,因此漏极电压的斜率也会发生变化。
使用 LTspice Cgd 可以通过使用“DC 工作点”仿真进行检查。可以使用“查看/Spice 错误日志”查看结果。
对于 3.92V 的 Vgs,Cgd 约为 1.3npF,因为 Vds 很高。
Name: m1
Model: irf2805s
Id: 1.70e-02
Vgs: 3.92e+00
Vds: 6.60e+00
Vth: 3.90e+00
Gm: 1.70e+00
Gds: 0.00e+00
Cgs: 6.00e-09
Cgd: 1.29e-09
Cbody: 1.16e-09
对于 4V 的 Vgs,由于 Vds 较低,Cgd 要大得多,约为 6.5nF。
Name: m1
Model: irf2805s
Id: 5.00e-02
Vgs: 4.00e+00
Vds: 6.16e-03
Vth: 3.90e+00
Gm: 5.15e-01
Gds: 7.98e+00
Cgs: 6.00e-09
Cgd: 6.52e-09
Cbody: 3.19e-09
Cgd(标记为 Crss)对于不同偏置的变化可以在下面的数据表中看到。
IRF2805 是一个 VDMOS 晶体管,对 Cgd 表现出不同的行为。来自互联网:
板级开关模式电源中普遍使用的分立垂直双扩散 MOSFET 晶体管 (VDMOS) 的行为与上述单片 MOSFET 模型有本质上的不同。特别是,(i) VDMOS 晶体管的体二极管与外部端子的连接方式与单片 MOSFET 的衬底二极管不同,并且 (ii) 栅极-漏极电容 (Cgd) 非线性不能用简单的分级建模单片 MOSFET 模型的电容。在 VDMOS 晶体管中,Cgd 在零栅漏电压 (Vgd) 附近突然变化。当 Vgd 为负时,Cgd 物理上基于一个电容器,其中栅极作为一个电极,管芯背面的漏极作为另一个电极。由于非导电管芯的厚度,该电容相当低。但当 Vgd 为正时,管芯正在导电,Cgd 物理上基于具有栅极氧化物厚度的电容器。传统上,复杂的子电路已被用于复制功率 MOSFET 的行为。为了计算速度、收敛的可靠性和编写模型的简单性,编写了一种新的内在香料设备,它封装了这种行为。DC 模型与 1 级单片 MOSFET 相同,只是长度和宽度默认为 1,因此可以直接指定跨导而无需缩放。AC模型如下。栅源电容取为常数。如果栅极-源极电压不被驱动为负值,则根据经验发现这是功率 MOSFET 的一个很好的近似值。栅漏电容遵循以下经验形式:
对于正 Vgd,Cgd 随 Vgd 的双曲正切而变化。对于负 Vdg,Cgd 随 Vgd 的反正切而变化。模型参数 a、Cgdmax 和 Cgdmax 参数化了栅漏电容。源漏电容由连接在源漏电极两端的体二极管的渐变电容提供,位于源极和漏极电阻之外。
在模型文件中可以找到以下值
Cgdmax=6.52n Cgdmin=.45n