VGA 信号生成中的重影

电器工程 FPGA 展示 VGA 时序分析
2022-01-21 11:44:56

因此,根据这些时序,我使用 Lattice HX8K > Yosys 生成 1280x1024(本机屏幕分辨率)VGA 信号,以及 107.812Mhz 像素频率的 PLL。然后我将它通过一个简单的缩放器来实现 320x256 的有效像素分辨率。

所有信号都通过 74HC245 和一些电阻器进行缓冲。我想使用 74ALVC245 变体,但我仍在等待订单到达。

示意图

模拟此电路- 使用CircuitLab创建的原理图

显示器检测到并显示正确的图像,但图像底部有明显的“重影”(顶部完全没有):

在此处输入图像描述

罪魁祸首可能是什么?ALVC 能解决吗?


附录:每通道重影:

红色重影 绿色重影 蓝色重影


附录 2:一些奇怪的发现:

好的,这是我没想到的。在断开绿色通道中的 ~500Ohm 电阻器(以测试不同的电阻器)时,我期待看到图像完全变黑。相反,这就是我所看到的:

在此处输入图像描述

之后我尝试打开绿色通道,并将红色和蓝色通道直接接地:

在此处输入图像描述

这可能是电缆屏蔽不良吗?我用树莓派和 HDMI -> VGA 适配器尝试了这条电缆,但我看不到任何类似这些图像的人工制品。


附录 3:如果我只是断开红色和蓝色通道(让它们浮动),那么我会得到一个完美的绿色图像。这可能是我的 GND 通道中的噪音吗?


附录4:通过示波器之后的许多新东西。让我们从头开始; 从 FPGA 的 PMOD 连接测量该死的 3.3V 电源:

在此处输入图像描述

你会想象一个稳定的 3.3V 电源,对吧?你猜怎么了:

在此处输入图像描述

这是在 PMOD 处测得的 306mV 噪声。肯定有一些内部耦合与 ~1.4Mhz 信号有关,我什至无法识别。


现在是简单的事情。74HC245 是否引入了更多的延迟?让我们比较 VSync 引脚的 IN 和 OUT:

在此处输入图像描述

这些似乎不是问题;考虑到电源的振荡,3.5V Pk-Pk 似乎在范围内。但缩小 HSync:

在此处输入图像描述

绿色是74xx245 之后,黄色是之前。当信号很高时会产生如此多的噪音,它实际上将包络推到了 4.06V!VSync 如何与 HSync 并行?

在此处输入图像描述

不错; 但不是一个漂亮的信号,但考虑到我正在用几个 22pF 电容器对它们进行滤波。


那么单个像素呢?好吧,作为一台 70Mhz 示波器,我没有足够的分辨率来捕获单个像素测量值。但是放大红色通道的一个非常精细的区域:

在此处输入图像描述

它给出了一个 600mv 的信封;非常适合 0.7V VGA 目标输入,对吧?当我缩小时会发生什么?

在此处输入图像描述

天哪...就像,有两个信号叠加在一起(有很多额外的噪声),并且有数百 mV 的偏移,足以将包络推到 1.61V Pk-Pk。这看起来很疯狂,我敢打赌这可能是重影的来源......


怎么办?我完全脱离了我的舒适区,所以你们的所有帮助将不胜感激:)


附录 5:

在这里阅读了很多关于电线的信息后,也感谢@Peter Smith,我决定将连接到显示器背面的电缆切割到其尺寸的 1/3 左右(它们大约 1m,并且是 24AWG)。重影现在好多了,但你仍然可以看到一些奇怪的叠加:

在此处输入图像描述

这是物理设置照片,根据一些要求(对不起,圣诞主题桌巾):

在此处输入图像描述

2个回答

基于上面的广泛讨论,我认为问题在于他的面包板和 VGA 显示器本身之间的 OP 接口。其次可能是面包板设置本身。

OP 同意唯一产生明显不同的是,他将面包板到显示器的电线从 1M 缩短到约 12 英寸。这一定意味着什么。

从 'HC245 到显示器的单端非屏蔽线不是发送 100 MHz+ 信号的正确方式。在短期内,正如我认为其他人所建议的那样,我将绞合一根地线,每个信号都进入显示器,并将该线的两端连接到 GND。

理想情况下,您应该有 5 根同轴电缆连接到 VGA 显示器。

我相信 Hsync 信号有足够的同步噪声串扰,导致视频抖动,在垂直同步后似乎变得越来越糟。

需要一个 0.1uF 去耦电容直接跨过 IC 上的 Vdd:Vss,而不是到面包板导轨的感应跳线。

所有带有电感跳线的快速上升时间信号都是相互耦合的简单目标。我会添加一个 <=220R 负载来衰减串扰和/或在每个关键信号上使用双绞线。

在此处输入图像描述

所有示波器走线都需要用探头尖端移除接地夹,并在引线电阻器(尖端和环)上测量,否则您会看到 >20MHz 的假噪声