作为超简化的第一年 EE 模型，您可以将 CMOS 芯片的断开输入视为 RC 电路。

微小的栅极漏电流代表 R，微小的栅极电容加上从焊盘或引脚到外部世界的杂散电容是 C。充分改变电容器外板的外部电磁场（接地噪声、其他附近的 PCB 走线切换、焊盘串扰、宇宙射线等），您可以改变晶体管栅极上的电压。

它不限于 MCU 输入引脚。其他 CMOS 芯片输入也是这样工作的。基本上，CMOS 输入级只是两个 MOSFET 的栅极端子。FET 栅极基本上是绝缘的，但栅极需要相对于 FET 源具有电压才能使 FET 导通。FET 栅极主要是几皮法的电容负载，只吸收非常少的漏电流，因此即使是高阻抗源也会以小电流快速充电几皮法，以有足够的电压开启。

输入阻抗很容易被一些直流电压的泄漏或通过带有脉冲电压的相互迹线的迹线电容偏置。CMOS 门具有非常低的输入电容 (x pF)，可能主要由具有 10 mil 轨道和间隙的平行走线控制，但如果输入浮动在 Vdd/2 附近，则甚至更低，除非有电阻驱动器。

因此它取决于串扰电容和自偏漏电压。通常，在噪声较小的接地层环境中，1M 上拉就足够了，而在噪声较大的逻辑布局中则使用 10k，以避免转换期间的波纹效应或避免来自串扰的错误输入。而 74ALV 到 74HC 逻辑的 CMOS 输出范围为 20 到 75 欧姆。

很快：噪声（外部电磁信号）会在导体上产生电流。根据欧姆定律，该电流会在电阻器上感应出电压。如果感应电压足够高，那么输入缓冲器将看到这是逻辑高电平。同样，如果感应电压足够负，则输入缓冲器会将其视为逻辑低电平。