我得到寄生电容的方程为:
我还被告知我的迹线是 1000 微米长(1 毫米)和 45 纳米宽。走线间距也为45nm(金属层厚度为45nm)。第二条共面迹线长 100 微米(0.1 毫米)。
我不确定我在等式中插入了什么。我知道相邻的走线会因噪声而使原始走线上的信号失真,尤其是在高功率或高频下,我认为这是重点,但我需要计算实际电容。我不介意做数学,但我需要知道等式中的内容。
我得到寄生电容的方程为:
我还被告知我的迹线是 1000 微米长(1 毫米)和 45 纳米宽。走线间距也为45nm(金属层厚度为45nm)。第二条共面迹线长 100 微米(0.1 毫米)。
我不确定我在等式中插入了什么。我知道相邻的走线会因噪声而使原始走线上的信号失真,尤其是在高功率或高频下,我认为这是重点,但我需要计算实际电容。我不介意做数学,但我需要知道等式中的内容。
你的方程式:
是平行板电容方程,并假设板尺寸 L*W 足够大,间隙尺寸 d 足够小,以至于大部分电场都被捕获在板之间。对于您的系统,大部分电容将位于电线周围的场线中,因此结果将不准确。
通常这将使用软件进行模拟,但作为第一个近似值,您应该使用两根线的电容。这会有些不准确,因为导体对于间距来说是一个很大的尺寸。但它会更好。
其中 h = 1/2 导线之间的距离,b = 导线的“半径”。
在您的情况下,电线不会是圆形的(但它们也不是方形的)。但这是一个很好的第一个近似值..
一些开源软件,如果你没有合适的工具,那是很难使用的,可以通过搜索“快速字段求解器”找到
估计值可能是:
寄生电容,我在 TI 网站上找到了这个:“ http://www.ti.com/lit/an/sloa013a/sloa013a.pdf ”
“具有接地和电源平面的 PCB 上的电路走线将具有大约 1-3 pF/in 的厚度,互连线具有大约 20-30 pF/ft 的屏蔽或接地导体”。
正如其他人所指出的,由于边缘效应,很难从物理布局中近似电容。
这个答案:相邻的走线电容(水平)为等长的条提供了一个公式,但是由于您的一条条比另一个条长 10 倍,因此在您的情况下这将是一个很差的近似值。
我开发了一个工具来简化多层 PCB 的电容计算:http: //www.capext.com
CapExt 软件是商业软件,但我非常乐意提供免费的评估许可证。