在我的电路中，我无法控制使用的电源。因此，我正在为使用廉价嘈杂 SMPS 的最坏情况做准备。我有一些 ADC 可以从中获得能量，所以我不希望噪声耦合到它们。
从不同的来源进行民意调查，我到达了这个电路：
我的方法是扼流圈 + 铁氧体 + RC 滤波器。我的方法正确吗？
我选择的扼流圈是这个。不过，我不知道这是否有好处。我选择它主要是因为它体积小，并且具有相当高的 1k 阻抗（我读过阻抗越高越好。）
对于 C5 和 C6，我也不知道如何计算它们所需的值。
铁氧体的原因是因为这篇论文和扼流圈一样我不知道我应该选择什么阻抗值的铁氧体，我又选择了一个阻抗值相当高的铁氧体。
对于 RC 滤波器，它设置为 3.3kHz 低通，虽然下游组件使用 3.3V，但我不想将电压拉低太多。
我在正确的轨道上吗？
你在正确的轨道上。
我将对 LDO 和 Pre_LDO 滤波进行改进，就在 LDO 的左侧。
LDO 应该是高速 LDO。有1ua Iddq的LDO，它们的高频PSRR很差。
Pre_LDO 滤波 (L + R + C) 必须衰减高频杂波/尖峰/振铃，因此 ADC 比较器具有干净的 VDD。
如果 ADC 要做出 1 微伏的决定，那么您需要计划将 SwitchReg 高频垃圾衰减到 1uV。
请记住，电容器具有 ESR 作为低频衰减的限制，并且电容器具有 ESL（1nanoHenry 到 10nanoHenry，加上 1nH 的 PCB 通孔），这会导致高频衰减恶化。
因此您可能希望 LRC 和 LRC，在 LDOv（即两个网络，每个为 2_pole）之前克服电容器的衰减底限（ESR 和 ESL）
你必须设计地面；不要在电容器之间共享通孔，因为这会使 2 个电容器成为谐振 LC 滤波器，并且您会得到 PEAKING
使用较宽的 GROUND STRIP，甚至是 GROUND PLANE
警告
一旦您设计并构建了一个非常干净的 VDD，您必须保护它免受污染：电场、磁场、接地电流。
而磁屏蔽，比如标准厚度的铜箔---1.4密耳，每平方英尺1盎司铜的35微米，是
1MHz 时为几个 dB
4MHz 时为 NEPER 或 8.6dB
40MHz 时为 3 NEPER 或 26 dB
400MHz 时为 10 NEPER 或 86dB
但是在 60 赫兹的电力线频率下呢？零
在整流二极管开启和关闭频率的 edge_speeds（10 微秒？）处呢？零。因为比 1MHz 慢得多。
因此，CLEAN VDD 将非常容易受到相邻电源的影响。
有多脆弱？
我们使用 Biot_Savart 和法拉第感应定律的组合数学，像这样
我们假设环路（PCB 上的矩形区域）具有面积，并且该环路与来自距离的长直导线的麻烦 dI/dT 共面。
代入 MU0 = 4 * PI * 1e-7 亨利/米，并且 MUr = 1（空气、FR-4、铜）我们得到
同样，我们要计算对 CLEAN_VDD 的磁场干扰。应屏蔽任何大于 1 微伏的扰动。
现在假设：距离 = 1 厘米，面积 = 1 厘米 x 1 毫米（这将是 PCB 走线的长度 - 1 厘米 - 以及 CLEAN_VDD 的 RETURN 路径上方的高度）和 dI/dT（这是微积分导数）当 power_supply 二极管电流以 60Hz（或 120Hz）的速率开启时，10 微秒内达到 1 安培。
Vinduce（记住，如果 > 1uV，这是一个问题）
Vinduce = [ 2e-7 亨利/米 * (1cm * 1mm) / 1cm ] * 1 amp/10 uSec
现在让我们做数学; 注意一切都是“1”，所以数学只是 10 的幂，以及转换因子
Vinduce = 2e-7 亨利/米 * 1 毫米 * 1 米/1,000 毫米 * 100,000 安培/秒
Vinduce = 2e-7 * 1e-3 * 1e+5 = 2 * 10^(-7 -3 +5) = 2e-5 = 20 微伏
因此，我们刚刚使用我们的假设进行了计算
电源和我们的 CLEAN_VDD 之间 1cm）
CLEAN_VDD 走线（及其 RETURN）的面积为 1cm x 1mm 高度
确定性垃圾感应，磁性和 10uS 的慢边缘因此难以用薄铜箔（你将需要钢）屏蔽，是
20 微伏。
该怎么办？用钢屏蔽它。
为了获得干净的输出电压，我建议您在电路中的 LDO 之前使用“电容倍增器”。根据我的测试，它可以将噪音降低到 15mVpp 的水平。它基本上用于需要超低噪声的地方，例如电流检测放大器。请观看此视频以在您的应用程序中实现它。
祝你好运👍🏻
