50MHz SPI PCB 布线,使用过孔还是电阻?

电器工程 电路板 pcb设计 干涉 通过 pcb层
2022-01-27 23:42:09

我正在尝试在 MCU 和 ADC 之间路由 SPI。但是,MCU和ADC之间的引脚顺序不匹配,有交叉。使用了四层板。(信号-地-电源-信号)

我倾向于不使用过孔(我不熟悉接地、EMI 等),因为 SPI 以 50MHz 运行。我的印象是从一个信号层到另一个信号层的过孔会恶化接地回路。印象是否正确?

因此,使用以下连接: 电阻器充当电桥... 电阻器串联用于匹配目的。这种连接有效吗?我也不喜欢它,因为电阻器采用 0402 封装,这使得走线非常细。 在此处输入图像描述

最后一个问题,如果使用以下连接(带过孔),我是否应该担心不同信号迹线之间的干扰? 在此处输入图像描述


编辑

我的问题实际上是:

这篇文章提到了类似的东西,PCB 布线:EMI 和信号完整性,返回当前问题

它说:

“第二个组件是高频返回信号,它试图跟随接地平面上的信号走线。如果你在 4 层板上(信号、接地、电源、信号)从顶层切换到底层据我了解,HF 返回信号将尝试通过绕行最近的可用路径(希望是最近的去耦电容……到 HF 也可能是短路)从接地层跳到电源层。”

电源平面如何受到影响?那为什么呢??

它也应该与这篇文章有关:四层 PCB 的最佳叠层可能是什么?

第一个答案的第一点:

1.信号层与接地层相邻。停止考虑地平面,而更多地考虑参考平面。在参考平面上运行的信号,其电压恰好在 VCC 仍将在该参考平面上返回。因此,以某种方式让您的信号通过 GND 而不是 VCC 更好的论点基本上是无效的。

3个回答

50MHz 的 SPI 总线可以通过几个通孔轻松运行几英寸,而不会出现故障。50MHz 的波长是 6 米,但实际上因为使用了快速边缘,您需要考虑快十倍。即便如此,这也是 60 厘米的波长。经验法则是保持轨道小于四分之一波长的一半(其他人当然会使用其他规则),这意味着 7.5 厘米或 3 英寸。

尝试保持时钟和数据的长度相同,如果您在长距离上遇到问题,您可能必须以 10pF 与 100 ohm 串联的高频端接(时钟比数据更有可能)。

我的回答没有什么伟大的理论,只有一点理论和一些经验,还有他奇怪的经验法则。底线 - 使用接地平面 - 没有理由说您不熟悉接地 - 熟悉 - 这将是始终有效的东西和几乎永远不工作的东西之间的区别 - 这很重要。

来自评论“您能否解释一下您的循环是如何创建的?通过一些图片的答案?知道会有所帮助。”

嗯。实在是太丢人了。我没有 PCB - 我想我跳上了它,我从未将原始设计文件检查到源代码控制中。我只有部分备份:

在此处输入图像描述

该文件是部分路由的-例如,最后的禁区要小得多,右上角IC4的接地连接不是细线等-但它确实说明了我所做的。

IC4 是一个 TXS0108 电平转换器,用于从底部向上的 1.8V 线路。电源线与其左侧的盖帽分离。当我进行 GND 泛洪时,接地已连接,我说“当然,没关系”。不,不是。蓝线说明了从盖子到左侧的路径,向上围绕电路板的整个顶部边缘(未真正显示 - 它的高度还有 50%),从右侧向下并返回到水平面上的 GND 引脚移位器。

太可怕了。该死的东西可能是拿起收音机!主板上的 USB 电缆没有得到很好的屏蔽(虽然有镀金连接器!),它的数据转换耦合到这个环路,在 1.8V 逻辑转换上产生 0.5V 尖峰。真是一团糟...

第一张图所示的建议,不是一个很好的布线想法,因为如果在生产过程中不遵循严格的公差,它可能会在制造过程中在 0402 封装的轨道和焊盘之间产生短路。

由于此处显示了完整的布线方案,并参考了您建议的解决方案,因此建议您遵循第二张图并保持 8-10 mil 的轨道间间隙以避免信号走线之间的串扰。