缩小 ADC 的输入信号

电器工程 ADC
2022-01-20 03:28:27

我希望对 0 到 +15 V 模拟输入信号进行采样,它不是正弦信号,而是脉冲驱动的。我不需要以高速率(< 1kHz)进行采样,但我需要在信号的整个范围内进行采样。我看到的方式有两种选择:

  1. 购买一个 +/- 10 V 范围的更昂贵的 ADC,并尝试偏置输入以适应该摆幅。尽管我认为这将需要两个电压供应。虽然我可能是错的......
  2. 衰减输入信号,使信号摆幅适合普通低成本 ADC 的范围

虽然 2) 在设计中似乎更难,但根据我从 Analog and Linear 的产品中看到的情况,它肯定似乎具有更好的成本效益。

通过衰减信号,我是否有丢失任何东西的风险?我在想,如果 ADC 具有与较大摆幅 ADC 相同的采样位宽度,则可以在软件中对样本进行数字缩放,以便看起来是对初始信号电压进行采样。

2个回答

就像 Olin 所说,分压器会做得很好。但请记住,ADC 输入阻抗与下部电阻并联,它可能会影响您的分压比;ADC 通常具有相当低的输入阻抗。您可以使用像运算放大器这样的高输入阻抗缓冲器来缓冲分压器的输出。

在此处输入图像描述

LT1677可采用单电源供电并具有轨到轨输入和输出。由于您不需要以高采样率进行采样,我假设 LT1677 的带宽足够宽以应对脉冲。

小学,沃森。您对#2有想法,只是您不想要负增益,而是想要0到1之间的增益。换句话说,您想要衰减0-15 V输入信号以匹配您的输入范围广告。

这可以通过“电阻分压器”配置中的两个电阻轻松实现。如果您的 A/D 具有 0-5V 的固有范围,那么您希望将输入电压除以 3。例如,这可以通过串联 2K 欧姆和 1K 欧姆接地来实现。

你对信号所做的任何事情都会稍微改变它。在这种情况下,一些高频将会丢失。然而,在 10s K Ohms 的阻抗下,这在 1KHz 或更低的采样率下不会成为问题。这意味着最大频率上限为 500Hz,实际上更少。即使是电阻分压器中使用的 100 千欧姆的 K 欧姆,也应该能够通过如此低的频率而不会丢失您关心的部分。