除非另有说明，否则输出将是不确定的。即任何输出可能是 0 或 1，这似乎是这里的情况。

这就是提供 SCLR 引脚（移位寄存器清零）的原因，以便可以将输出置于已知状态，该状态应在启用输出之前完成。

或者，可以将有效模式转移到设备中，但在任何一种情况下，这通常在启用输出之前完成（除非您的电路不在乎）。

这对于许多部分来说是正常的。

针对 Crowie 的评论，为什么输出不确定确实是一个更有趣的问题：

D触发器的输出级只是一个RS锁存器，如图所示：

上电时，两个输出开始上升，但速率不同，并假设输入也被拉到正电源轨。

如果 Q 输出上升得更快，那么下门将首先有两个高点，取$\overline Q$非常低；这锁定了$\overline S$输入并保持这种状态，直到$\overline R$被拉低。

哪个输出变化更快决定了初始输出状态，但对于给定的设备，它根本不可知，因此我们称上电时的输出为不确定。

为了完整起见，这里是古老的 7474 时钟 D 触发器：

除了 PRE（预设）输入之外，这可能与 '595 中的锁存器非常接近。