重要的不是沿 PCB 走线发送的信号频率，而是上升时间。

一条 21 厘米的 PCB 走线大约是 30 厘米的“空气当量”，因为光速是 1nS/ft（以工程师方便的单位），这大约是 2nS 往返。如果输出栅极上升时间比这更长，并且大多数现代“低速”MCU 和 SoC 将具有慢速驱动程序，或者出于这个原因可以选择慢/快驱动程序，则无需添加额外的串联终止.

一个 33MHz 的信号有一个 30nS 的周期，或 15nS 的高电平和低电平。只要接收器能够应对这种情况并满足 tsu 和 th 次，这种速率的信号可以以 >2nS 的上升时间消失。检查您的 MCU 的文档以查看是否指定了上升时间或驱动强度（可选择的低输出电流）。

即使没有指定输出阻抗，也可以从驱动电流/电压图表或电气特性表中指定的多个电流的输出电压中推断出它。如果做不到这一点，您可以通过使用各种电阻器加载输出并测量输出电压降来测量它。

关于驱动器输出阻抗的通常假设是“大约 10 欧姆”。很难使它们少得多，多得多，而且它们不会满足逻辑的动态高/低。在没有更多信息的情况下，“几十欧姆”的串联终端电阻，因此 33 或 47 欧姆并不少见。如果你犯了错误，犯错更低而不是更高可能更好。电路板走线 Z0 不太可能低于 50 欧姆或高于 100。

一旦你有一个串联电阻，调整它的最佳方法是使用示波器，但它需要一个快速的，你需要能够看到 <2nS 的特性。如此快速的示波器将具有 50 欧姆的输入阻抗，您可以使用连接到线路上的 1k 电阻作为探头。这为您提供了一个很好的范围进入范围，以及非常低的电容抽头点进行测量。

请记住，串联电阻只能用于线路末端的单点接收器。如果多个接收器分布在一条迹线上，串联电阻器是您能做的最糟糕的事情，这种配置需要一个低阻抗驱动器和一个匹配的终端在线路的远端。

关于传输线的传统智慧告诉我们，您需要将驱动器与线路匹配，将线路与终端匹配。然而，这种传统观念给逻辑电路带来了问题，因为接收器上的 50 欧姆并联负载意味着它无法工作，即逻辑电平被破坏太多。

如果驱动器单独具有串联电阻（等于传输线阻抗），则由于驱动器阻抗和线路阻抗相等，沿线路发送的电压在发送端减半，但在接收端，开路会产生电压那是双倍的，因此可以恢复您的逻辑电平。以下是您可以使用的技术的概述 (a) 作为问题中的系列终止：-

图片来自Electronic – 为什么较小的传输线不会影响信号完整性？.

使用串联端接时有一些注意事项，例如确保线路不会太长而损耗太高，以及通过选择适当的接收设备来确保小心降低输入电容。

在上述四种方法中，电路（b）由于直流负载，通常不适用于 CMOS 驱动 CMOS。Thevenin 端接确实有效，因为两个电阻器将接收电平驱动到中轨点，这意味着接收到的信号（尽管显着衰减）对于大多数设备（施密特输入除外）来说足够大 pp。

Fairchild 的这份文档（应用笔记 610）是有关这些技术的有用参考，也显示了真实的波形。TI 的这份文档（应用说明 903）也适用于差分驱动，并且还涵盖了与四种驱动方法相关的主要问题。

10 欧姆驱动器阻抗是假设的标准值，因此如果您的 t 线为 50 欧姆，则需要在发送端添加 40 欧姆。

为了避免振铃和 EMI 发射，看起来它们可能是这么长的走线和高频率的问题，我想正确终止

• 它没有振铃 - 它可能看起来像，但端接不良的线路会产生信号反射，看起来像“阶梯式”振铃。
• 通常，您可能遇到的 EMI 问题将是 t 线的直接辐射，而正确的端接可能只会稍微减少。