我想知道一般的优点和缺点在哪里:
- 在 FPGA 或 µC 中对高采样连续模拟信号进行下采样和
- 直接使用较低的采样率,即使用具有较低采样率的模数转换器 ? 有什么不同还是有相同的效果?因为我看到的几乎每个 DSP 系统都使用过采样后抽取(下采样 + AAF 滤波器)的方式,而不是在没有抽取的情况下使用足够的采样率。
问候
我想知道一般的优点和缺点在哪里:
问候
有很多优点,但对我来说最明显的
优势一:
过采样和抽取允许您使用更简单和更小的抗混叠滤波器。这些过滤器成本更低,占用印刷电路板上的空间更少,消耗更少的功率等。
优势二:
在多通道应用中,抗混叠滤波器的模拟组件的容差和变化可能会导致通道之间的偏移。截止频率由电阻器和电容器的值决定。虽然很容易获得容差为 ± 0.1% 的电阻器,但要获得容差为 ± 0.1% 的电容器要困难得多。粗略估计对于 1 阶滤波器产生 ± 1% 的带宽容差,对于 2 阶滤波器产生 2% 的带宽容差,等等。
过采样和抽取将使总带宽更多地依赖于数字抗混叠滤波器(在抽取过程中),而较少依赖于模拟抗混叠滤波器。如果您的应用程序需要多个通道之间的 0.1% 带宽容差,则过采样是可行的方法。
坏处 :
您需要更快的 ADC 和更快的数字电子设备(CPU 或 FPGA)。它的成本更高,通常会消耗更多的电力。
通过下采样,您可以完全控制该过程,它归结为您可以接受的处理复杂性、延迟、混叠和通带损失的折衷方案。
使用较低速率的 A/D,您几乎受制于其他人的频谱权衡,此外,您还获得了一次模拟通过的量化/噪声。
-k
无线电设计中未提及的其他考虑因素是决定使用基带信号的正交采样(如在“零中频接收器”中)而不是“数字中频”接收器,当信号可以被采样时,这是可以实现的以更高的速率作为真实信号。数字中频信号避免了正交不平衡误差,这种误差会在模拟射频或中频进行下变频后在本地振荡器的模拟中引入,尤其是在 I 和 Q 信号路径中。鉴于其随频率的变化,后一种效应更难以补偿。