用于解码卷积码的维特比解码器的直接替代方案是顺序解码器。该算法更简单，但性能不是那么好。例如，使用 Viterbi 解码的系统的常见约束长度通常为 k = 7 或 k = 9。使用顺序解码器解码的系统通常具有 30 左右的约束长度。维特比解码器的复杂性在如此长的约束长度下会令人望而却步，而顺序解码器的性能在维特比解码器使用的短约束长度下非常差。

另一种选择是使用 APP 或 MAP 解码器，但它们比 Viterbi 解码器更复杂（因为它们本质上是两个以相反方向一起运行的 Viterbi 解码器）。但是，如果您只想说您没有使用可能符合条件的“维特比”解码器。

一种（远非最佳）方法：

半速率卷积码可以看作是两个乘法加扰信道编码器复用在一起。您可以使用逆相乘解扰器对两条路径进行解码，然后将两条路径组合起来。即使您让解扰器创建软决策，结果也远非最佳，但应该非常快。