可能的原因：

1. 负载均衡
   • A 的驱动器有未知数量的扇出要驱动。可以针对特定电路计算电路内的扇出及其引起的寄生，但我们不知道连接驱动器的其他电路。本质上，逆变器被用作缓冲器等效物。并帮助管理寄生虫。
2. 时序和总电流
   • 为了减少转换毛刺，可以调整第二状态反相器的大小以实现更快的转换开关。这样做会使 NAND 门输入几乎同时更新。由于输入的周期性变化较少，因此可以节省功率并减少转换毛刺。
3. 信号增强和功率
   • 假设 VDD = 1.2V，但输入为 0.9V。输入仍然是逻辑 1，但被认为很弱，这会导致开关速度变慢并消耗更多功率。第一个逆变器可以调整尺寸以更好地处理转换，从而使电压对设计的其余部分更可预测。
   • 电压域也有可能发生变化。在这种情况下，处于第一状态的反相器可以用作降压，例如从 5V 输入域到 2V 域。
4. 以上任意组合

栅极切换所需的时间取决于它必须驱动的容性负载量、晶体管的大小以及串联晶体管的数量。一个反相器由一个NFET（N沟道场效应晶体管）和一个PFET（P沟道场效应管）组成；三输入与非门具有三个并联的 PFET 和三个串联的 NFET。为了使 3 输入与非门能够像反相器一样快速地将输出切换到低电平，三个 NFET 中的每一个都必须是反相器的单个 NFET 的三倍。

对于像这样的小芯片，唯一必须驱动任何重要负载的晶体管是连接到输出引脚的晶体管。使用由反相器驱动的四个输出，将需要四个大 PFET 和四个大 NFET，再加上一堆小的。如果将 NFET 的面积指定为“1”，则 PFET 的面积可能约为 1.5（P 沟道材料不如 N 沟道工作得好），总面积约为 10。如果输出由 NAND 门直接驱动，则需要使用 12 个大 PFET（总面积 18）和 12 个大NFET（总面积 36，总面积约为 54。添加 20 个小 NFET 和 20 个小 PFET [每个 12 NAND，反相器各8个]该电路将大晶体管消耗的面积减少44个单位——超过80%！

虽然在某些情况下输出引脚会直接由反相器以外的“逻辑门”驱动，但以这种方式驱动输出会大大增加输出晶体管所需的面积。通常只有在设备有两个电源输入并且即使只有一个电源工作时它也必须能够将其输出驱动为低电平的情况下才值得。

如果 NAND 门以明显的方式制作（三个并联晶体管到 GND，三个串联晶体管到 Vdd），那么它将具有低源极能力，转换不会很尖锐，并且延迟时间将取决于负载电容。添加一个缓冲区（或两个以恢复逻辑）可以清除所有这些问题。

这是一个典型的无缓冲逆变器（像这样的示意图）......

..传递函数（第 (1) 行显示的输出与输入）如下所示：

使用缓冲区，线 (1) 将更接近正方形。（第二行是绘制的电流）。

如果您只是想传达芯片的逻辑，这很愚蠢。可能是这样绘制的，因为内部有一些缓冲阶段。内部门可能非常小，驱动能力很小。传到外面的信号需要通过一个可以提供和吸收更多电流的缓冲器。不知何故，这个实现细节似乎已经成为它不属于的逻辑描述。如果将两个串联的逆变器换成一根电线，逻辑是一样的。然后应该有输出的整体速度和电流驱动规格。您也可以设想更慢、更强大的 NAND 门。