我从前任那里继承了电荷放大器/整形电路。当他想制作一个具有电流电压转换功能的低通滤波器时，他有一个标准电路，例如：
他会为R9和C11制作一个单独的封装，然后将它们焊接在一起，如下所示：
他有什么理由以这种方式设计电路？我在其他任何地方都没有见过这种特殊的技术。在我看来，无论是从组装的角度还是从最小化电容器的反馈路径的角度来看，它看起来都有问题。值得一提的是，该电路旨在处理极短（~4ns）的脉冲。
编辑：感谢有见地的评论！该电路背后的想法实际上是加宽由PIN 二极管产生的脉冲。电容为 COG +/-10%。
为了扩大我对这个电路的困惑，我同意通过堆叠改变寄生效应。但是我应该提到电容和电阻都是0603（如果从图片中看不清楚的话）。我原以为如果设计师关心寄生效应，他的第一步应该是减小元件尺寸。
我正在纠正董事会的其他一些问题，并想确保我没有错过这个堆叠业务中的关键内容。再次感谢您提供有用的见解。
忘记 40kHz - 这种电路真的很喜欢在非常高的频率下振荡 - 与几 pF 相比，反馈电阻在高频时几乎是开路 (1M)，放大器的增益带宽积为1.75GHz。在这方面，它类似于光电二极管跨阻放大器。更重要的是，您正在测量具有非常高频率内容的输入。
在我看来，他希望最小化并控制反相输入和 4pF 电容上的杂散电容值。在高频下（如 4ns 脉冲和放大器滚降所暗示的那样），这基本上是一个电容电路 - 输出电压是输入电流随时间积分除以 ~4pF。4pF 反馈（集成）电容（和放大器输入电容）并不比走线和焊盘的杂散电容大很多。甚至电阻器本身也可能增加 1% 的电容（假设为 0603）。
当然，这种事情有时会显示为“场增强”（例如，放大器会振荡，因此电容会卡在反馈电阻器的顶部），但在这种情况下显然是故意的。
正如@IgnacioVazquez-Abrams 所说，这是一种减少杂散电感的常用方法，杂散电感可能会导致不必要的振荡。实际上，我经常看到这种方法经常使用，尤其是在对过度电感和振荡更敏感的电路中。简单地说，它提高了过滤器的性能。
在杂散电感可能不是问题的较慢电路中，这种方法仍可用于在高密度设计中节省 PCB 空间。
它当然不是生产的理想选择，因为我怀疑拾放机器是否真的设计用于执行此操作。我想这将不得不手工完成，这会增加时间要求和成本。
虽然在您的特定示例中并非如此，但此方法也可用于调整电阻/电容值。如果电阻太高，可以在其上放置另一个电阻以降低等效电阻。同样，将一个电容器放在另一个电容器的顶部会增加电容。
