我通常在 NPN 晶体管的基极看到弱下拉电阻。许多电子网站甚至建议这样做,通常将值指定为基极限流电阻的 10 倍。
双极晶体管是电流驱动的,所以如果基极悬空,我认为没有必要将其拉到地。
此外,我通常会在 FET 上看到栅极限流电阻。
它们是电压驱动的,无需限制馈入栅极的电流。
这两种情况是人们混淆晶体管(需要基极限流电阻)和 FET(需要下拉电阻)之间的规则还是结合规则或其他东西的例子......
还是我在这里遗漏了什么?
我通常在 NPN 晶体管的基极看到弱下拉电阻。许多电子网站甚至建议这样做,通常将值指定为基极限流电阻的 10 倍。
双极晶体管是电流驱动的,所以如果基极悬空,我认为没有必要将其拉到地。
此外,我通常会在 FET 上看到栅极限流电阻。
它们是电压驱动的,无需限制馈入栅极的电流。
这两种情况是人们混淆晶体管(需要基极限流电阻)和 FET(需要下拉电阻)之间的规则还是结合规则或其他东西的例子......
还是我在这里遗漏了什么?
当您不仅要考虑晶体管的理想行为,还要考虑它们的寄生元件时,原因就很清楚了。
每当基极电阻的驱动元件应未连接或处于三态模式时,npn 型 BJT 基极的下拉电阻有助于保持基极“低”。如果没有这个电阻,通过集电极和基极之间的电容(“米勒电容”)进入基极的电荷可能会保留在那里并打开晶体管。
在 MOSFET 电路中串联栅极电阻有两个常见原因。一种是电阻器限制驱动电流并允许对栅极充电电流进行一些控制(将栅极视为需要放电/充电以关闭或打开 MOSFET 的电容器)。使用精心挑选的电阻器,您可以对 MOSFET 的开启或关闭转换时间进行一些控制。有时,您甚至使用与二极管并联的电阻器和另一个电阻器来获得不同的充电和放电电流,即有机会以与关闭时间不同的方式影响开启时间。使用基极电阻的第二个原因是 MOSFET 周围的走线电感与 MOSFET 的寄生电容形成谐振 LC 谐振回路。当您想要的只是栅极电压的干净转换(矩形波形)时,您可能会在现实中得到很多振铃。振铃可能非常严重,以至于 MOSFET 在稳定之前打开和关闭几次,最终服从驱动程序的要求。栅极驱动器周围的 LC 谐振电路内部的电阻器能够抑制这种谐振,驱动器和栅极之间的路径是放置电阻器的最简单位置。对于小信号电路,这些电阻可能不是必需的,但在驱动功率 MOSFET 时,您绝对需要它们。栅极驱动器周围的 LC 谐振电路内部的电阻器能够抑制这种谐振,驱动器和栅极之间的路径是放置电阻器的最简单位置。对于小信号电路,这些电阻可能不是必需的,但在驱动功率 MOSFET 时,您绝对需要它们。栅极驱动器周围的 LC 谐振电路内部的电阻器能够抑制这种谐振,驱动器和栅极之间的路径是放置电阻器的最简单位置。对于小信号电路,这些电阻可能不是必需的,但在驱动功率 MOSFET 时,您绝对需要它们。
MOSFET栅极线上的串联电阻器将保护驱动器(微控制器)免受寄生电感引起的振铃效应。
Rg 的最佳值 非常依赖于应用。您希望 MOSFET 尽可能快地切换以最大限度地减少开关损耗,但不要太快以至于与 pcb 布局和负载的任何接线相关的寄生电感和电容会导致高 di/dt 电压尖峰或振铃。如果您发现如果 Rg 的优化值控制开启 OK,但会大大减慢关闭速度,那么解决方法是在 Rg 两端放置一个二极管,其阴极朝向栅极驱动电路。这将在关闭期间绕过 Rg,从而加快关闭速度。将一个电阻器与二极管串联将使您能够独立于开启来控制关闭时间。 进一步阅读(关于 MOSFET 开关的所有方面)。
对于切换小负载(如 100mA)或使用真正的 MOSFET 驱动器芯片时,可能不需要栅极电阻。
(注意:这些链接位于“mosfet 栅极电阻器”的第一个 G 结果页面上)
由于栅极的电容,有时需要连接到 MOSFET 栅极的串联电阻来降低开关时的电流峰值。逻辑电路,特别是。微控制器仅允许非常低的容性负载。它还可用于降低转换速率(开关速度)。
如果控制 I/O 配置为输入,则栅极上的下拉用于防止栅极浮动。在这种情况下,可以选择相当大的电阻值(1~10M\$\Omega\$)。
BJT 上的基极电阻通常与上拉电阻结合使用,这种结合用于设置稳定的静态点。[我们大学的老师,英语不是很好,显然只看到印刷品中的单词发音为“keskent”。我们花了一段时间才明白他的意思:-) ]
大多数晶体管都有少量的集电极-基极泄漏;如果没有任何下拉,该电流将被晶体管的增益放大。在不担心泄漏的情况下,可以省略电阻器,但如果担心泄漏电流,添加电阻器可以减少它。