我将这些从第一原理放在一起，而没有参考任何关于稳压器通常如何设计的参考资料。

这不是一个好的开始，但实际上您已经得到了几乎与大多数线性稳压器完全相同的设计。但是您忘记的“第一原则”是 MOSFET线性区域。你在模拟器中试过这个东西吗？系统将稳定在晶体管半导通的点，作为电阻耗散功率。

当 V1 小于约 7.5V 时，输出电压从未达到 5V 阈值，而是徘徊在 4V 左右。我已经尝试过使用不同的负载，但它根本无法在低于该输入电压的情况下运行。这是什么原因？

这称为“压差电压”。这是由于运算放大器能够驱动多接近输入轨的限制。由于 MOSFET 的阈值电压，您在运算放大器的输出晶体管中损失了大约 0.7V 和另一个 0.7V。

与古老的过时的 741 相比，使用更好的运算放大器可能会做得更好。否则，您正在尝试设计所谓的 LDO：低压差稳压器。

考虑到它只是打开和关闭，为什么 Q2 会消耗如此多的功率？

因为它不是开关稳压器电路 - 它是您设计的线性稳压器。

尽管电压不同，来自 V1（输入）的电流大致等于 R2（输出）的电流。这似乎与线性稳压器的行为相匹配（这是我刚刚创建的吗？）

是的，你有。

当 V1 小于约 7.5V 时，输出电压永远不会达到 5V 阈值

您需要在栅极（相对于源极）上施加大约几伏电压才能开始打开 ​​MOSFET。这必须来自运算放大器，与输入电源轨相比，它的输出可能“损失”约一伏特。所以，如果你想要一个 5 伏的输出电压，那么你需要一个大约 8 伏的输入电源，这将是轻负载的。

在重负载下，栅源电压可能需要为 3 或 4 伏。现在您可能需要一个大约 10 伏的输入电源，以将稳压器输出保持在 5 伏。

尊重简单的调节器，尤其是低压差类型的调节器！

除了 FET LDO 的压差可以低于 BJT LDO 之外，设计还可以，但 FET 补偿可能需要有限范围的 ESR 以实现稳定性并允许一些纹波用于反馈。

通过选择具有低 RDSOn 开关和低 DCR 扼流圈的电感器，您可以使其效率高达 98%。现在你有了一个降压稳压器。模拟在这里

由于晶体管是串联元件，功率被倾倒在晶体管中，因此负载的所有电流都必须通过它，同时它必须降低输入电压和输出电压之间的差值。