这些电容用作“去耦”电容器。尽管它们看起来都彼此相邻，但它们将位于（通常成对的）电路板上，靠近数字 IC 的电源引脚。

与模拟电路不同，数字电路以短促、快速的突发方式使用电力。所有走线或电线都有一些电感，这会阻止电流随着 IC 需要而快速变化。这会导致两个问题：输入引脚的电压波动，以及快速变化的电流导致走线辐射电噪声。

去耦电容提供两个主要功能：

1. 第一个功能是防止这两个问题。它在 IC 上充当小型电源缓冲器，可以提供必要的快速波动电流。由于它们位于 IC 旁边，因此没有长迹线可用作噪声发生器。

2. 第二个功能是充当过滤器，抑制从芯片外部看到的噪音。这就是电容器的多个值发挥作用的地方。电容器也有一些小的寄生电感。您添加的每个电容器都会创建一个 LC 滤波器。每个不同的电容值，结合寄生电感，过滤不同的频率范围。通常会在每个电源引脚上看到 0.1uF 电容旁边有一个 100pF。这种组合具有良好的滤波带宽。

因此，即使您可以使用一个大电容器来匹配标称总线电容，您也会失去去耦的好处。

电容靠近每个数字 IC 或一小组此类 IC，以充当本地储层，以消除此类 IC 快速波动的电流需求。这可以防止那些快速波动的电流在较长的电源线（PCB 走线）上引起波动的电压，并可能破坏连接到这些电源线的其他芯片。

在某些情况下，您还会看到一个大帽与旁边的一个小帽平行。大盘提供了一个大的水库，但内部阻力很大，因此响应速度不如小盘。因此，两个盖子一起可以快速响应并提供一个大水库。

真正的电容器具有与其“理想”电容串联的一些内部电阻和电感。大容量电容器的影响更大，并且随着电容器材料和结构的不同而变化。对于当前的讨论，这两种非理想特性都会降低电容器的响应速度。

可以在这里找到一个很好的讨论：http ://www.analog.com/library/analogdialogue/anniversary/21.html

关于高速数字电路板布局的附加文章：http ://www.ti.com/lit/an/scaa082/scaa082.pdf

该 FPGA 覆盖了从 500KHz 到 500MHz 的广泛频率范围。因此，为了保持从毫秒到纳秒的电源阻抗平坦，使用了适当混合的不同值电容器的并联组合。它的值不是很关键，通常在 0.001μF 到 4.7μF 的范围内，但这些值的组合有助于保持低阻抗并避免谐振尖峰（例如每十进制的值） 低频电容器（ ESR 较高），并且在更宽的频率范围内具有良好的性能，因此无需任何组合。典型值为 470μF 至 1000μF。

因此，在 FPGA 的封装中看到多达 50 个电容器或大约 50 个电容器是正常的，例如 1x680μF、7x2.2μF、13x0.47μF 和 26x0.047μF

为了进一步阅读，我可以推荐这个