我正在制作一个板子,它将在 PDIP 封装中托管一个 ATmega 162 微控制器。不幸的是,VCC 和 GND 引脚是对角排列的。根据我的阅读,电容器应尽可能靠近引脚,以获得最大效果。
现在,我可以看到 3 种连接电容器的方法。将导线连接到电容器,使它们与两个引脚的距离相等,将电容器放置在接地附近并将导线连接到 VCC 或将电容器放置在 VCC 附近并将导线接地。也总是有“以上都不是”选项。
在这种情况下,我该如何做出正确的决定?还是无关紧要?
我正在制作一个板子,它将在 PDIP 封装中托管一个 ATmega 162 微控制器。不幸的是,VCC 和 GND 引脚是对角排列的。根据我的阅读,电容器应尽可能靠近引脚,以获得最大效果。
现在,我可以看到 3 种连接电容器的方法。将导线连接到电容器,使它们与两个引脚的距离相等,将电容器放置在接地附近并将导线连接到 VCC 或将电容器放置在 VCC 附近并将导线接地。也总是有“以上都不是”选项。
在这种情况下,我该如何做出正确的决定?还是无关紧要?
对于这些类型的封装,您应该使用至少两个相等的旁路电容器,一个在 IC 的每一侧(一个靠近地,一个靠近 VCC)。两条走线到两个不同电容的并联电感降低了总走线电感,并且从每个旁路电容沿相反方向流动的电流有助于抵消 EMI。有关更多详细信息,请参阅 Henry Ott 的书“电磁兼容性工程”。显然,这种技术可以显着降低噪音,并且在功能上也有帮助。这种技术发挥到了极致,包括使用电源和接地层,并用旁路电容器围绕整个芯片,或者如果你有足够的钱,使用掩埋电容层,
编辑:添加了我的俗气画。箭头应该显示抵消电流回路(一个顺时针,另一个逆时针),但请注意电容器应放置在靠近芯片的位置,然后我绘制。
去耦电容尽可能靠近电源引脚,因为电源线的阻抗高于接地参考。应该有一个大的接地层,准备好提供一个非常低的阻抗路径。电源平面有时用于多层 (4+) 设计,尤其是低阻抗源。
你谈论电线,这让我相信你正在使用面包板。在这种情况下,去耦电容同样重要,但寄生电感和电容以及欧姆接触会掩盖它们的影响。将电源轨用于电源和接地,并将它们连接在多个位置 - 没有接地回路!除了面包板中的大型电解(10uF)之外,我不会打扰任何其他东西,除非它不起作用,因为它仅用于制作简单电路的原型。(这行得通吗?)解耦故障排除需要真正的布局(如果最终产品在面包板上,那就去做吧)。
对于 PCB 设计,我几乎总是使用接地层,而对于具有相反电源引脚的芯片,我会在电源引脚旁边放置一个盖子并将另一端接地。与将单条迹线连接到 Vss 相比,接地层具有低电感,从而降低了影响。去耦电容的目标是为芯片提供本地电流源,因此效果很好。
如果是面包板,我通常只是将一些电线焊接到一个 100n 的帽上,然后将其连接到芯片上。凌乱,但它的工作原理。