至少从 FPGA 的角度来看，硬 IP 是指内置在 FPGA 本身的芯片中的特性。这些范围可以从混合信号组件（例如时钟管理组件、PLL 和高速串行器和解串器）到全数字组件（例如 CPU 内核、内存控制器、以太网 MAC 和 PCI express 内核）。硬核具有 ASIC 级性能的优势，但代价是可重构性。软 IP 作为加密或未加密的 HDL 或作为网表分发，最终在普通 FPGA 逻辑中实现。

不幸的是，公司 IP 不是我熟悉的术语。这可能是指分布为布局布线几何结构的 IP 内核，以便在 ASIC 上实现。