我记得在学校里学过，一个人可以单独从门NAND或NOR门构造任何逻辑电路。
首先，我想知道这是否是它的实际完成方式：即当英特尔制造 CPU 时，他们是否使用NAND/NOR门构建所有寄存器等，还是他们有其他更奇特的做事方式？
其次，我想知道，与使用//AND门制作的电路相比，以这种方式构建所有东西是否会增加传播延迟。ORNOT
我知道当使用PMOS/NMOS配置来构建门时，anAND或 anOR作为 2 个阶段出现，而 aNAND或 aNOR都只有 1。因为我知道你可以AND从 2 级联NANDs 和 2 级联 s 中创建一个OR，NOR它似乎只要制造商同时使用NANDs 和NORs，传播延迟就不会增加。
有没有人对这一切有任何见解，特别是关于制造 IC 的真正做法？
首先，我想知道这是否是它的实际完成方式：即当英特尔制造 CPU 时，他们是否使用
NAND/NOR门构建所有寄存器等，还是他们有其他更奇特的做事方式？
寄存器不是由门制成的，它们通常是专用电路。它们可以看作是用逆变器（NOT）制成的，但只是在一定程度上。
在 CMOS 技术中，everlogic 电路基于反相器：基本上NOR，NAND门只是具有以巧妙方式排列的多个输入的反相器。因此，反相门比非反相门更快，后者只是NOT在输出端带有 a 的反相门。
同样在动态逻辑中，级联两个反相块比在NOT任何地方放置门更简单。
考虑到在某些情况下，电路可能由分离的块组成，因此可能存在输出通过一个或多个反相器接口以进行缓冲的情况。
并且还有另一个优势：集成。拥有少量不同的门有助于布局电路和统一性能。库通常包括不同复杂程度的逻辑块：晶体管、门、运算符或更高。
所以，简而言之，是的，快速处理器主要使用反相门。
我对 CMOS 的倾向是将基本构建块视为一个反相器，前面是独立的“与”和“或”门的任意组合，它们之间没有互连；以下所有功能：
not (X and (Y or Z))
not (X or (Y and Z))
not (X and Y and Z)
not (X or Y or Z)
硅成本基本相同，尽管只有后两者有名称。尝试使用 NAND 或 NOR 门的某种组合来组合前两个函数会产生比直接实现更大和更慢的东西。