当 TX 从低到高切换时，电流如下所示：

电源Vcc -> PCB Vcc平面 -> U1.Vcc pin -> U1.TX pin -> U2.RX pin -> U2.Gnd pin -> “返回路径” -> PCB Gnd plane -> 电源Gnd

很高兴您了解我们所说的“返回路径”将是最近的平面（在本例中为 Vcc 平面）。这是有道理的，因为这些字段无法读取，因此无论您如何命名它们，它们都会在 PCB 中的金属部件之间形成。

在静态直流情况下，“返回路径”实际上是接地平面，因为它的阻抗最低。在较高频率下，场将形成到 Vcc 平面，并且在走线正下方的 Vcc 平面中的电流密度将很高。

那么电流如何从 Vcc 平面返回到 Gnd 平面以获得更高的频率呢？

好吧，请记住，在这些较高频率下，这两个平面之间的阻抗相当低。实际上，我们也希望在整个相关频率范围内使 Vcc 和 Gnd 之间的阻抗低（使用PDNTOOL.COM 之类的东西来设计），所以这并不奇怪（希望如此）。

Eric Bogatins 的书中也很好地介绍了 PDN 设计。

让我知道这是否对您有帮助？

希望您在两个芯片附近的 VCC 和 GND 之间提供了一些电源旁路电容器。这些旁路电容器将允许高频电流在 VCC 和 GND 之间流动。

请注意，这意味着旁路电容器成为返回路径的一部分，您需要考虑到这一点来评估部件选择和放置。

此外，芯片内的驱动器和接收器电路确定电流从哪个轨道流出。即使您使用 GND 作为参考平面，当驱动器拉高时，它也会从 VCC 导轨拉电流，因此 VCC 导轨和旁路电容器成为返回路径的一部分。

这也是我刚开始时也想知道的事情，直到约翰逊博士向我解释。当您读取高速信号的返回电流时，将沿着阻抗最小的路径返回。例如，在微带中，这将是最接近它的参考平面，而不管它承载的直流电压如何。正如您所说，参考您的 VCC 平面的迹线将使其返回电流沿 VCC 平面传播。

现在所有电流都在一个环路中流动，因此当它回到您示例中的芯片下方时，它将寻找 VCC 和 GND 之间的最低阻抗路径，这将是您策略性地放置在芯片附近的 I/O 去耦电容。

返回路径不会通过 Vcc。

考虑电流环路、TX 驱动级和 RX 输入级

以这个数字 I/O 为例（示例 I/O 阶段取自 ISO7221 数据表）

考虑两种状态

1. TX高：

在这种情况下，有一个初始的“充电”，以方便打开 RX 缓冲器的 GATE。之后只有泄漏电流流动（注意：这是忽略终端电阻）

2. TX低：

在这种情况下，TX 级将引脚保持为低电平，以促进电流从上拉电阻器流出。

在这两种情况下，电流都从电池的 +ve 流向电池的 -ve。

现在从 PCB 的角度考虑。在两个 IC 下方有一个连续的 VCC 和 GND 平面，将流过的电流将跟随迹线 - 非常小的环路。

假设两个芯片之间的 GND 平面出现断路，返回电流的路径不会遵循 TX 迹线 == 坏的路径。