EMI 问题:开关模式电源布局中的振铃 (5V -> 3V3)

电器工程 pcb设计 布局 电磁兼容
2022-02-04 11:53:16

我正在开发一种设备,该设备正在通过FCC B 部分 (CSRR 22) 排放测试。在一个角度和极化(垂直)下,该设备会出现故障,因为它在 100-200Mhz 范围内的发射超出了阈值。

测试结果显示在145Mhz128Mhz处有两个特征峰。更宽频带噪声的来源之一是振铃。振铃具有多个谐波分量。

问题

PCB 有2 个开关模式电源 (SMPS)这些是 Semtec TS30011/12/13 系列芯片。(数据表)仔细检查后,功率输出(在电感级之前)有一个振铃,SMPS 1 有一个145MHz的振铃,而 SMPS2 有一个 128Mhz 的振铃。值得注意的是,它们有不同的负载。他们的原理图是相同的,他们的布局有些不同,但 80% 相同。

  1. 我需要哪些布局选项来降低 EMI 噪声?
  2. 我正忙于调整进入电感器的走线厚度以减少杂散电容

请注意,在布局中看不到 GND 倾倒,它将所有 Caps 很好地连接在一起

我不知道如何调整滤波器组件以减少振铃。

测试结果(3M,垂直极化)

EMI 测试结果

原理图和布局1

在此处输入图像描述 这可以通过在进入设备的电源电缆上放置铁氧体磁芯来解决,但是由于各种成本和美观原因,这不是最佳解决方案。

电感前测量

在此处输入图像描述

两个 SMPS 的布局彼此相邻

所有运行参考隐藏的 GND,下面的电源层提供 5-12V 的 Vin,它们每个都固定为输出 3V3 彼此相邻的 SMPS

2个回答

交换节点非常短,这是一件好事。但我不明白电感迹线上的短截线,你应该把它们连同两个额外的 GND 通孔一起删除。这不是很有用。

即使有 GND 层,我也不会让橙色平面进入电感器下方。对 L1 和 L2 做同样的事情,在电感器下面什么都没有。你会避免任何耦合。

我真的认为输出电容太高了。Semtech 推荐典型的 44µF,而您的值为 200µF。尝试移除 150µF 电容。

在此处输入图像描述

还可以尝试增加C11、C62和C10、C42的GND过孔,每个至少有2个GND过孔,因为如果你有3A电流,它只会流过两个GND过孔,而会流过6个电源过孔。与 C4 去耦帽相同,尝试至少 2 个 GND 过孔。

编辑:我真的不明白在 SMPS 末端使用铁氧体磁珠和缓冲器。FB 更多地用于防止电源轨将噪声带回主电源轨,例如使用 PLL 电源轨。但主电感后的电压应在噪声容限范围内,尤其是对于 3.3V 轨。

由于 FB 使用不当,您可能会出现振铃,请查看此 Analog Devices 论文中的 LC 谐振频率:http ://www.analog.com/en/analog-dialogue/articles/ferrite-beads-demystified.html

该设计在开关边缘具有经典的振铃。振铃的典型原因是开关晶体管中的寄生电感,它们与其他寄生效应一起形成寄生储能电路。振铃是由过快的切换边沿引起的。Richtek有一个很好的应用笔记 045,其中有一些关于如何减少或消除问题的技巧。

正如我所看到的,制造商的参考原理图(和测试板)包括设计中缺少的“捕获”(肖特基)二极管。二极管寄生可以帮助稳定/抑制开关侧的振铃[即使二极管对于同步转换器是可选的]。

澄清:SEMTECH 制造商的参考设计在他们的测试/演示板中使用“可选”PMED4030ER,115 二极管,在 1 V 时具有 250 pF 的寄生电容。Richtek appnote 045 关于 RC 缓冲器的 RC 约为 330pF /9 欧姆抑制振铃。因此,二极管很可能会提高开关效率并减少振铃。