我已经找到并阅读了许多关于旁路电容器的论文，但我仍然在努力解决一件事。假设我有一个 IC，我放置了 3 个旁路电容器（例如 10µ、1µ 和 100n）。我熟悉最小的应该放在最近的想法，但我仍然不确定为什么。从论文中我发现了这两个原因：
从我所读到的，将最小的位置放在最近的原因是，高频比较小的频率更受迹线长度的影响。有人可以向我解释这部分吗？
编辑：
当我考虑基于频率的典型电容器阻抗图（V 形图）时，这是否意味着最低阻抗点将是由于 LONG 走线的电感向左移动，因此不会过滤高频？
因为电感阻抗随频率增加而增加$$Z=j\cdot2\cdot\pi\cdot f\cdot L$$您需要具有最低电感（=最短迹线）才能进行最高频率滤波。
走线是寄生电感、铜增加电感的原因，它可以用下面的公式计算，或者你可以找到一个PCB 走线计算器。
然后，您可以将计算出的铜电感值插入 RLC 计算器并找到滤波器极点
另一个因素是走线的电阻很小，但它对滤波器极点的影响不如电感那么大，因为它太小了。
铜的电感（对于大约 8mil 宽和短的小走线通常以 nH 为单位）与电容器形成一个滤波器，这将导致谐振并阻止来自电容器的电流源，这发生在高频下，但 IC 运行在100MHz 或 GHZ 可能是个问题。
比计算更容易的事情是不计算滤波器极点，只需将最小值的电容放在 IC 附近即可。
资料来源：https ://www.eetimes.com/power-tip-56-estimate-pwb-interconnect-inductance/#
直流电源突然施加到 IV 上，这会产生尖峰，这是高频信号，这可能会损坏 IV。为了保护 IC 免受尖峰的影响，我们连接了将尖峰旁路接地的电容器。