我发现每个面积的晶体管如何不断增加令人难以置信。到目前为止是如何实现的？我的无知告诉我，如果 IC 从一个阶段到另一个阶段设计得当，他们应该可以在更短的时间内做到这一点，但同时我确信这是大量的增量改进。问题是，它们有哪些改进？如果它们都是主题的变体，还是完全不同的改进，它可能是混合的，但对于它们是什么类型的改进以及为什么以如此多的小增量完成的一些启示。
主要是光刻技术的改进吗？还是允许更大的缺陷容忍度的晶体管/电路设计？还是材料科学的改进允许在晶体管、轨道和分层中使用更高质量的材料？还有其他方面吗？
谢谢
如果你曾经参与过一个非常复杂的技术项目，你就会知道从一开始就设计好东西基本上是不可能的。
想想看。如果穴居人想得好，那么他们应该在十万年前就已经在月球上行走了。
制造现代半导体是一项非常困难的业务，它涉及许多必须克服的工程挑战才能使其成为可能。您无法通过一开始就设计正确的东西来克服这些挑战。做到这一点的唯一方法是采取婴儿步骤。运行一项新技术。开始不会很好。过程中会有很多不完善的地方，成品率会很低。人们慢慢地研究出如何优化工艺变量，以使工艺可靠，并使产量接近 100%。然后你又迈出了一小步。
从理论上讲，理论和实践之间没有区别，但在实践中却是。
为了从集成电路发展到今天的多核 CPU，在以下方面进行了创新：
“他们应该在更短的时间内做到这一点”
真的吗？自 1959 年第一个集成电路获得专利以来，仅 53 年。考虑到人类已经存在了数十万年，而大部分时间他们在集成电路方面根本没有取得任何进展，这真是太快了。
其中一项改进不是电子的，而是光学的。用于将不同层的图案投影到晶圆光刻胶上的晶圆步进器使用光学透镜。在 80 年代，当几微米的特征尺寸很普遍时，人们担心在低于约 400 nm（可见光的极限）的特征尺寸下，所使用的光学系统将不再足够。
今天，我们的特征尺寸小到 22 nm，步进器仍然使用光学器件来传输图案。但不是 80 年代的光学器件，它们对于这种分辨率还不够好。
这是一个竞争非常激烈的行业。如果某家公司能够在 1985 年制造 100 纳米器件，他们就会做到。正是因为这种竞争力，摩尔定律才得以继续保持。
将线性尺寸缩小 2 倍不仅仅是一件事。需要在多个方面取得进展，才能使现实世界中的盈利芯片成为可能。正如 Steven 所提到的，技术限制之一是光刻，但还有许多其他限制。我不是芯片或晶圆厂设计师，所以我不知道所有细节。我确实知道对新的更小特征尺寸晶圆厂工艺的投资是巨大的。通常公司会为新工艺建造全新的晶圆厂，因为这不像用更好的机器替换一台机器那么简单。仅空气处理本身就是一个大问题，还有很多其他问题。
制造更小的晶体管只是制造更小的芯片的一部分。当晶体管变小时，您必须考虑它们的电气特性。单位面积的耗散增加，这会降低工作电压，但这会降低 FET 开启和关闭电流之间的比率。这反过来又会增加泄漏电流，从而增加静态耗散。需要更好的外壳导热性，以及更好的板上传热等。这会随着许多相互作用的参数不断进行。
我已经长大了，可以记住几个“障碍”，据说基础物理学说我们不能再进一步了，摩尔定律注定要停滞不前。每次聪明的人都会找到一种方法来做一些不同的事情来绕过物理学。我对自己的了解还不够，无法知道什么时候进步的步伐会放慢。从 1970 年代中期开始观察这个过程后，我对摩尔定律已经存在多少个周期以及计算在一生中的一小部分发生了多么巨大的变化印象深刻。
IBM 现在已经发明了 RAM 单元，使用反铁磁晶格可能需要 5 到 10 年的时间来生产从 1e6 个原子到 12 个原子的 150 TB 芯片
改进包括许多重大变化，例如：
总结摩尔定律的实现有太多的变化，但它是在每一层、每一部门完成的；资金、研究、设计、建筑、制造、材料、工艺、冗余和纠错。
有趣的是，这不是物理定律，只是一种特殊的增长或收缩模式，取决于你如何看待它。
Gordon Moore 现年 83 岁，退休/名誉主席，英特尔公司的联合创始人和前任董事长兼首席执行官。
添加
CPU 增长的很大一部分必须归功于 $/GB RAM 的成本降低。除了面积密度之外，分层架构还有许多其他因素，例如制造每个芯片的周期时间从 90 年代的 100 小时减少到 36 小时。
亚洲主要的内存公司已经在这一领域展开竞争并继续取得成功。 本文详细介绍了一些与“摩尔定律”和记忆挑战相关的有趣原因。