为什么所有晶体管锁存电路(我见过的)都使用两个晶体管?

电器工程 晶体管 闩锁
2022-01-17 20:20:08

我正在考虑建立一个晶体管锁存器来控制继电器。我不喜欢焊接,所以尽量少用一些组件,尤其是那些讨厌的晶体管。

我正在网上查看各种晶体管锁存器,并看到与此非常相似的东西:

http://homemadecircuitsandschematics.blogspot.com.au/2011/12/simple-and-useful-transistor-latch.html

我很难理解设计。

为什么不只拥有一个晶体管,并将晶体管输出的一部分反馈回其基极?

EG:忽略标签 请忽略这些值,它们是默认值。

具体来说,我想使用一个 BC547/8,我省略了这个图表的很多组件。

为什么这行不通?有没有只使用一个晶体管和无源器件的优雅解决方案?

谢谢,汤姆

3个回答

基极到发射极的电压在 0.6V 时非常稳定,您无需通过电阻器添加任何反馈。

您实际上构建了一个发射极跟随器或公共集电极。该电路的主要特性是发射极的电压与基极电压几乎相同。

如果您暗示晶体管的非理想行为,即使 BE 电压的微小变化也是无用的,因为射极跟随器的增益小于 1,它实际上会略微衰减。因此,您实际上只是在输入中添加了额外的负载,而不是添加反馈。

通过使用两个晶体管作为锁存器,实际上可以为电路增加增益并增加反馈。

在此处输入图像描述

图像中的电路没有使用射极跟随器,它使用两个公共发射器,实际上确实具有相当大的电压和电流增益。

假设输入为低电平且继电器未激活。因为没有电流流过继电器,所以 R3 几乎接地。当您开始缓慢拉高输入触发器时,在大约 0.7V 输入电压时,最左边的晶体管将开始导通,导致 T2 基极被拉低。T2 将开始导通并导致通过继电器的电流越来越大。由于通过继电器的电流相对较高,R3 将被上拉到更高的电压,从而导致输入被进一步上拉。由于产生更高的输入电压,T1 将导通更多,将 T2 基极拉得更厉害,导致更多电流通过继电器,最终将继电器电压一直摆动到电源轨。

在为您量身定制的电路设计上找到的图片

以模拟为重点的答案是正确的,但也有一种数字方式来看待它。链接到的电路基本上是两个连接在一个回路中的反相器,与 SRAM 单元不同。这是一个简化版本,以使这一点更清楚:

示意图

模拟此电路- 使用CircuitLab创建的原理图

Homemade Circuit Designs 添加了一些用于电流限制的电阻器和一个用于噪声过滤的电容器,但以上基本上是正在发生的事情。所以回答你问题的另一种方法是说晶体管在放大时会反转,你需要两个反相器来存储稳定状态。向单个晶体管添加反馈会导致输出振荡或衰减,而这些都不是你想要的。

为了使电路具有直流稳定锁存器的作用,必须有一个在直流处具有大于 1 的正增益的反馈回路。虽然双极结型晶体管和场效应晶体管可以与电阻器组合成多种排列方式,但它们都具有负增益或小于 1 的增益。因此,由单个 BJT 或 FET 以及任意数量的理想电阻组成的任何布置都不能用作锁存器,至少在晶体管中没有有趣的寄生效应的情况下(例如,当晶体管发热但不发热时导通的电路)当它变冷时,如果强制晶体管“导通”会导致它加热到足以使其导电,并且如果这种导电足以将其保持在该温度下,则它可能表现为“锁存器”)。

添加某些类型的非线性元件可以使仅使用单个晶体管实现大于一的直流环路增益成为可能,并且添加电容器和/或电感器可以设计一个电路,其在某些特定频率下的增益将以该频率振荡时大于一,不振荡时小于一。这种电路可以用作各种单晶体管“锁存器”,使用振荡的存在或不存在作为存储数据的手段。实际上,理论上可以设计一种电路,该电路可以使用一个晶体管加上可以支持多种不同振荡模式的电阻器、电容器和电感器的组合来存储任意数量的数据。但是,超出两个状态所需的额外组件的数量,