我注意到 NPN 达林顿晶体管通常用于吸收电流。将 PNP 用于此目的不是更有意义吗？这将避免同时通过两个结分流负载电流。当然，我们可能希望在两个晶体管之间共享电流；但在这种情况下，请注意第二个晶体管仍承载满载（一半通过 CE 路径，一半通过 BE 路径）。
就此而言，为什么晶体管最常用于吸收电流？而不是开车呢？我一直不明白。
在上面的例子中，（1）将负载放在晶体管下方似乎更明智；(2) 使用 PNP 达灵顿；甚至更好 (3) 使用互补 PNP 对，如下所示：
编辑：
澄清一下，我要问的一个问题是：为什么我们不能将这个 NPN 晶体管按原样放置在负载上方？或者，就此而言，在负载下方放置一个 PNP 达林顿？而且，当互补对看起来是更清洁的解决方案时，为什么还会存在达林顿？
带有 NPN 达林顿的下沉负载开关允许控制信号成为 GND 参考信号。如果您使用高端源开关，最典型的情况是控制信号需要向下转换到以 GND 为参考的信号域。
如今，当 MCU 控制几乎所有东西时，此类设备上的 GPIO 引脚是 GND 参考信号。因此，很明显为什么许多负载开关使用具有 GND 参考输入的同步型组件。
关于使用 NPN 而不是 PNP，Michael Karas 的回答是正确的：您需要以地为参考的控制信号，因为 N 型晶体管通常比 P 型晶体管具有更好的特性。
关于您问题的其他部分：达林顿不共享两个晶体管 50-50 之间的电流。输入信号到达基座的地方可能会携带 1% 的电流通过它（假设 beta 为 100；大多数集成电路 NPN 的 beta 高得多（~250），因此该百分比甚至更低）。因此，另一个晶体管承载 99% 以上的驱动电流。
这是好事，不是坏事。集成的达林顿对在物理布局中配置了显着的尺寸差异，因此主驱动晶体管的结面积比第一个晶体管大得多，从而允许更低的 CE 导通电阻以实现更低的驱动电流和更高的最大电流处理能力。这无需将多个晶体管并联配对，即使在集成电路上，也会由于器件差异导致电流分流不均匀。
最后，NPN 达林顿管可以很容易地在集成电路上有效地构建为单个元晶体管；它们共享相同的集电极区域，但具有不同的嵌入式基极/发射极区域（具有我前面提到的尺寸差异）。将较小的发射器连接到较大的基极是非常简单的。我很确定这是在集成多达林顿阵列上所做的，例如 ULN2k 系列（我不再了解访问的详细信息，但我在研究这些东西时确实看到了一些这种方式）。
在达林顿配置中，较大晶体管的基极电流有助于驱动负载并且是自我调节的。如果需要驱动 10 安培负载并希望避免假设 β 大于 40，则需要能够以 250mA 驱动大型晶体管的基极。要获得 250mA，需要用 7mA 驱动小晶体管的基极。使用达林顿配置，如果负载消耗 10A，9.75A 将流过大晶体管的集电极，250mA 将通过小晶体管流入大晶体管的基极。驱动到小晶体管基极的 7mA 将被“浪费”。如果负载下降到 10mA，小晶体管的基极仍然会消耗 7mA，它会通过大晶体管的基极，
在大多数其他配置中，安排大型晶体管在需要时在其基极上提供 250mA 电流意味着即使在不需要时也会将 250mA 馈送到大型晶体管的基极。在已知负载需要 10A 的情况下，这不是问题，但在负载可能需要 10uA 到 10A 的任何情况下，在负载需要 10mA 的时候浪费 250mA 可能是不可取的。
您应该能够从自己的图表中亲自看到下部电路需要访问电源轨，而纯低侧开关可以预先封装而无需该连接。