请记住，解耦有几个目的。

• 在像 CPU 这样吸收瞬态、尖峰电流的负载上，去耦电容在本地存储能量并靠近负载，因此可以快速使用（即电感低）。这个想法是，在每个时钟周期，cpu 将吞噬一定数量的电荷（库仑），这意味着电容必须具有足够大的值和足够低的电感来提供所需的电荷，而不会让电压下降到其指定的允许范围之外范围。

• 这给我们带来了他们的第二个角色，即在本地关闭高 di/dt 循环。这是使电路正常工作所必需的，因为过多的电感会导致电源下垂，但这也是非常有益的，因为它可以避免将 HF 电流注入 GND 平面。我们的 CPU 消耗非常快的电流，因此本地的低电感电容将首先响应。然后，它们平均从更大、更慢、更高电感和更远的大容量电容中汲取的电流。这些反过来必须在通常缓慢的调节器响应时提供电荷。

• 降压稳压​​器的输入也是如此。它吸收一个快速的方波电流，输入去耦电容的作用是使其在一个紧密的局部环路中流动，并且只从主电源吸收一个噪声小得多的平均电流。

• 在运算放大器等模拟器件上，去耦电容还可以滤除电源上的 HF 噪声。如果您的运算放大器进入 B 类、摆动或在处理电容负载时产生电流尖峰，它将产生失真电流或电流尖峰，从而将失真注入电源。输出端产生的失真取决于相关频率下的电源阻抗和 PSRR。

• 在供应方面，显然上限应该让您的监管机构满意！检查其数据表。并非所有“使用 1µF 陶瓷稳定”的 LDO 都是相同的。有些具有令人钦佩的瞬态响应。其他的很可怕。如果电源中有铁氧体磁珠，则相同。不要制作以您使用的频率谐振的 LC 谐振腔...

电源线中的过量电感会导致瞬态电流需求的电压下降。数字设备通过崩溃、计算不正确的值、触发 UVLO 或掉电检测器以及各种有趣的东西来对此做出反应。运算放大器和模拟位通过振荡、永久稳定、增加失真等来做出反应。

当迫使大电流流入时，过多的电感也会导致电压尖峰（正或负），就像在 DC-DC 转换器的切换中发生的那样。这会炸毁你的 FET，你的 FET 驱动器……我已经在这个网站上看过好几次了。

现在，它有点复杂，有几种方法。

• 爱好者

你喜欢焊接 0805，因为 0603 太小了。意识到电感取决于封装尺寸而不是价值，您可以购买数百个 0805 中最大的电容，可能 1-10 µF，具体取决于电压，并获得不错的数量折扣。他们在每个电源引脚上贴一个，不用担心，它就可以工作。你可以放 100nF，但对于爱好者来说价格并没有那么不同，老实说，最好放一个比你实际需要的值贵 5c 的上限，是吗？我的意思是，如果你珍惜你的时间，那么花 5c 来节省一分钟思考你实际需要的价值是不费吹灰之力的。就像花 50 欧元买中国的 4 层板，而不是花两个周末辛苦地在两层上装上该死的烂摊子？哎呀。

添加一个 10c 电解液有时还会让您免去调试振荡稳压器的痛苦，当您只制作几块电路板时，这是一项值得的投资。

注意：仅当 100nF 小得多时，将 100nF 与 1µF 并联才有用。如果它们是相同的封装，则它们具有相同的电感。较小的盖子只有在物理上更小并且更靠近引脚/平面时才会更快。

• 射频工程师

这家伙对他需要的电源阻抗有一个很好的想法，并通过并联各种电容来创建它，考虑到封装和过孔电感，C0G 在 HF 下工作得更好，也许利用自谐振频率，确保电源不会在错误的频率上谐振，在混合物中粘贴一两个铁氧体磁珠以添加一些滤波等。在这里，阻抗比电容值更重要。

• 发烧友

他的做法基本相反，X7R SMD 电容约为 1nH，5.08mm 引脚间距的通孔 WIMA 红盒安装约为 6-8 nH，因此导轨上的 HF 噪声乘以相同的因子，但谁在乎， 这看起来不错的样子！此外，不稳定的 LDO 会使高音变得嘶嘶作响，因为那一点点额外的东西。

• 主板坏蛋

在这种情况下，制造商会为其芯片电源提供推荐的阻抗曲线。和一个软件工具，使它更容易。结果通常涉及大量的低价值电容，因为它们必须很小、低 ESL 并适合 BGA 通孔等。然后他会错开值以获得他的阻抗曲线，用 VNA（在额定电压下）检查东西。然后，成本削减者当然会减少一半的上限。

• 模拟人

获得具有“100ns 建立时间至 0.1%”的运算放大器。将其粘贴在带有 10nF//1µF 等去耦电容的板上。每次它转换并产生电流尖峰时，两个电容之间就会发生 LC 谐振，从而克服在此频率下较低的运算放大器 PSRR，并且稳定时间比应有的长 100 倍。解决方案是只使用一个低 ESR 电容，它是陶瓷的，所以它会是小的和局部的。并且对于较大的使用具有实际 ESR 的电容，这将抑制阻抗并且不会产生共振。像钽或电解。

请记住，您的芯片具有非常薄的键合线，因此无论如何它在电源中都有 0.1-0.5 欧姆，所以您的运算放大器不需要，或者关心 MLCC 电容具有 0.01 欧姆 ESR 的事实！由于共振，这种超低 ESR 是一种痛苦。

其实低 ESR 陶瓷是一件很痛苦的事情，以至于像 SUN 这样的一些人想出了一些疯狂的方法，在内层贴上一些印刷的环形电阻来增加一些 ESR！

现在他们开始制作“受控ESR ”的了。关于时间。

请注意，我不是在谈论很多价值观。射频工程师和主板工程师有一个阻抗目标要满足，所以更多的是关于多少电容、电感、如何选择交错值、使用什么类型的电容，以实现最低成本。模拟人很可能会使用一个小陶瓷帽来确保他的运算放大器具有良好的低电感电源，并选择一个适合他需要的封装的值......

主要指导原则是始终在所有电源引脚上保持足够的电压。这通常是数字电路所需要的。在模拟电路中，电源轨通常会充当不需要的信号路径，因此还需要在电源轨上具有宽带低阻抗。

如果电路吸收时间常数为 uS 到 mS 的浪涌，那么电路板通常会有一个 100uF 左右的“大容量”电容器，电源进入电路板，以对抗电源的输出阻抗。如果主电源是一个简单的市电整流器，那么这里将使用更大的电容器。

数字电路在转换时会消耗非常大的电流，但这些电流只会持续 nS。这些由靠近每个设备的每个电源引脚的陶瓷帽处理。由于电流脉冲非常短，它们通常在 10nF 到 100nF 的范围内。

可以通过添加更多电容器、铁氧体磁珠或电感器来处理要求更高的应用，以增加电源轨不同部分之间的隔离。

我从未见过真正的公式，更多的是你从经验中获得的直觉。有时规格表会定义推荐的去耦量，但这实际上取决于与之关联的设备的繁忙程度。

如果它是一个安静的门来监视一些用户输入或其他东西，那么一个小帽就可以了。如果它是一个具有大量输出的芯片，所有输出都以具有大扇出的时钟频率切换，那么您需要更多的去耦。

通常情况下，这是由您的公司根据铲斗负载购买特定尺寸的事实决定的，因此您通常会选择这些。

查找或估计负载将从电压轨的标称值“偏移”的最大电流量和最长时间。

然后，您可以使用此公式确定电容器尺寸与与电源轨标称值的偏差量之间的关系：

例如，如果我的负载在 5us 内的平均电流超过 100mA，并且我希望电压轨保持在 0.03V 以内，则等式将如下所示：

或将其四舍五入到 20uF 会更好。

假设“阶跃输入”电流是有效的，如果您有正弦波，您可能希望使用功率因数来“降低”电流。使用方程式让您进入球场，然后检查波纹并在必要时对其进行调整。