我正在努力提高可以通过 10 公里电缆实现的调制解调器通信速度。当前的调制解调器通过硬件（锁相环）实现了 9600 bps 的速度，我正在寻找至少将其翻倍的方法，并在固件中完成所有工作。以下是该项目的一些规格。

电缆特性

• 长度：10,000m
• 电容：1.48μF (148pF/M)
• 电阻：320 Ω（32 Ω/km）

驱动信号

• 10 Vpp（+10 V 至 -10 V）@ 250 mA
• 可用于幅度和频率调制
• 目前无法进行相位调制

电缆上的可用带宽

• 30 KHz 至 100 KHz
• 衰减：100KHz 信号导致 30KHz 信号幅度的三分之一

当前的调制解调器通信方法（希望改进）

• 硬件实现的锁相环 (PLL)
• 达到 9600 bps 的速度

目的是提高 9600 bps 的速度，并在固件中实现调制解调器。固件目标是基于ARM 的 32 位微控制器 - 带有板载 ADC 的英飞凌 XMC4500（固件以 C 语言编写）。我有一个工作原型，但到目前为止我能达到的最好速度是 10,500 bps，这只是对当前系统的一个小改进。使用的方法是使用Goertzel 算法实现 FSK 解调。我正在检测 40KHz 到 80Khz 范围内的 4 个频率，每个信号周期提供 2 位。关于微控制器性能，我发现 4 个频率是使用 Goertzel 方法可以尝试的最大频率。此外，微控制器 ADC 的实际最大采样率为 700 KHz。

有没有人建议如何使用具有这些限制的频率和/或幅度调制来实现不错的速度改进？我是 DSP 的新手，所以我可能错过了其他一些可以使用的更好的技术。

提前谢谢了。

进度更新（2013 年 10 月 10 日）

自发布此问题以来，经过一些模拟和测试，通信方案已更改为不对称，因为实际上只需要升级下行链路侧。上行链路速度保持不变 - PLL 以 9600 bps 运行，但下行链路速度最终更快~64,000 bps，下行链路解调器硬件运行在相当于 PC 级别的设备上。

此硬件升级允许使用 FFT 和使用 8 个频率的 8 位符号。使用的 FFT 参数是 512,000 SPS 的采样率和 64 个 bin 的数量。被检测的频率在 32,000 Hz 及更高的范围内，间隔为 8,000 Hz。ADC 是 12 位的。我还实现了 Reed-Solomon 前向纠错，可用于降低错误率。