[这更像是一个与电子相关的问题，也许应该迁移到 Electronics.SE？]

这可能发生在谐振器中的串联寄生电感或电容上；下面演示串联电感的情况。

史密斯圆图可视化提供了对接地的并联 LC 谐振器（槽路）的即时洞察。在第一幅图中，我们没有与谐振器中的放大寄生电阻串联的寄生电感（当无功电感抵消无功电容时，会降低谐振时的输入阻抗）。共振时$X_{Lp}$取消$X_{Cp}$我们将在所示的大点处（由于有限的 Q 剩余仅分流电阻，与 50 欧姆负载并联，从而降低了沿电阻轴的输入阻抗）。当我们移出频率较低的谐振时，谐振电路是电感性的，最终在 DC 处对地短路，遵循分流电感轨迹，如标记的路径所示$L_p$表示一个接地的并联电感，因为我们将测试频率扫向在史密斯圆图左侧原点处终止的直流，这与短路一致。随着频率的提高，储能电路将具有电容性，并最终在$f=\infty$，遵循分流电容器轨迹，如标记的路径所示$C_p$当我们扫得更高的频率。在这种情况下，对于除谐振以外的所有其他频率，谐振回路的净阻抗将随着谐振处的最大谐振回路阻抗而变小，并且谐振峰值将与 S11 零点匹配。

观察储能电路是否在将 L 和 C 分流到地之前有效地具有串联电感。这个串联的电感器将遵循由标记的轨迹$L_s$（并且最终会在正确的原点结束$Z=\infty$，终止于共振时所示的大点$X_{Lp} = -X_{Cp}$. 当我们在频率上向上移动谐振时，谐振器增加了一个并联电容，在这种情况下使我们更接近中心原点（其中 Z=50 欧姆，完美匹配），提供较低的 S11，因为它使谐振器的净阻抗最大化接地；本质上，谐振器会在串联电感变为容性时将其调出。这里没有详细说明，串联电感也会随着频率的增加而增加，但我们可以看到，如果相对于电感的电容明显更大，那么轨迹会如何向下移动而不是向上移动，向右移动会导致 OP 看到的最小值. 此外，电感本身会有一个谐振点并变成电容性，

以下是对https://www.will-kelsey.com/smith_chart/这种赞美的基本模拟

在共振时，史密斯圆图将位于 DP5 处（红线与中心左上角的黑线相交。当我们扫描频率时，轨迹遵循红线，我们看到达到了不在共振上的最小阻抗分流器 L 和 C。