我一直在购买一些 mosfet 晶体管和入门套件，并注意到清单表明 mosfet 适用于 5v 逻辑，但数据表显示门阈值为 1-2v。同一卖家的 4v 门控 MOSFET（更接近 5v）没有被宣传为合适。
我知道将 Vgs 电压施加到栅极会打开 mosfet，但它如何与不同的电压相互作用？
因此，例如，如果一个 mosfet 的 Vgs 范围为 2-3，并且我对其施加的电压范围为 0-1,2-3,3-7，我认为它会像这样（如果我错了，请纠正我）：
正如 Andy 所说的 V GS(th)，即阈值栅源电压对应于低电流，此时 MOSFET 几乎不导通且 Rds 仍然很高。
从用户/购物者的角度来看，对于您计划在您的应用程序中使用的给定 V GS ，您想要寻找的是保证（和低）Rds(on) 。唉，您没有链接到任何数据表或在您的问题中命名任何特定部件，但我很确定保证的低 Rds(on) 仅在 4-5V 时为您的 MOSFET 提供。
此外，只要不超过允许的最大值，MOSFET 就不会在更高的 V GS下“加热/燃烧”。事实上，最好以尽可能高的 V GS驱动以确保其完全开启。
例如，FDD24AN06LA0_F085 MOSFET 的 V GS(th)介于 1 和 2V 之间，但此时的漏极电流只能保证为 250µA，这可能太低而无法使用。另一方面，他们承诺“rDS(ON) = 20mΩ (Typ.), VGS = 5V, ID = 36A”。因此，您通常会使用 V GS为 5V 或更高的这个 MOSFET。此外，对于这个 MOSFET，V GS不应超过 20V（或低于 -20V），否则会损坏。但是这个范围内的任何东西都可以。
以下是数据表的相关位：
具体如下：
不要超过额定值：
另外值得注意的是 Rds(on) 与 Vgs 和漏极电流的关系图：
一般来说，承诺的低 Rds(on) 将具有相当专业的测试条件（如某个占空比）。根据经验，我将它与数据表中承诺的相比加倍。
栅极-源极阈值电压是将（通常）100 uA 的电流传导到漏极所需的电压。不同的 MOSFET 有不同的定义，有些器件定义了高达 1 mA 漏极电流的阈值电压。
在给定适当的逻辑电平信号时，它是一个相当有用的比较指标，用于说明某个设备可能如何工作，但最好还是检查一下数据表。典型的你可能会发现：-
您可以看到 V\$_{GST}\$ 导致流过的电流非常小，但将栅极电压提高到高于此值，您会看到器件传导的电流要大得多。
通常，MOSFET 栅极的最大额定电压为 +/- 20V，因此在运行和损坏水平之间有相当大的余量。
Gate Threshold Voltage (Vth)和Gate-Source Voltage(Vgs)。Vth 是 MOSFET 的固有属性，而 Vgs 是 MOSFET 的输入。每当输入低于所需电平时，即Vgs < VthMOSFET 将关闭。要打开 MOSFET，您必须应用 Vgs > Vth。Vth 是在 MOSFET 制造过程中确定的。但是，由于实际条件和制造缺陷，您永远无法获得 MOSFET 的完美恒定 Vth。因此，总是有一个 Vth 范围。1-2 V 的 Vth 意味着 MOSFET 的阈值电压将在 1-2 V 范围内变化。
那么，什么是Vgs？Vgs 是施加到 MOSFET 栅极的实际栅极电压。要打开 MOSFET，您应该应用 Vgs > Vth。但是，请注意最大漏极电流随 Vgs 变化。所以不要认为通过应用Vgs = Vth(min)你可以期望最大额定漏极电流流过 MOSFET。在 时Vgs = Vth，MOSFET 仅导通，无法让巨大的漏极电流流过。
为什么Vgs有最大限制？栅极-源极电压负责在栅极下方形成通道。该电压产生的电场将电子拉向栅极，最终形成电流在源极和漏极之间流动的通道。为避免任何泄漏电流，在栅极端子下方有一层薄绝缘层 - 栅极氧化物。这层 SiO2 使 MOSFET 与众不同（这个话题超出了本讨论的范围）。关键是，每个电介质/绝缘层只能承受一定的最大力。除此之外，电介质/绝缘体会分解并表现为短路。所以，如果你申请Vgs > Vgs(max)，将产生一个高电场，这将产生高于氧化层所能承受的力。结果，栅极氧化层将被击穿，并使原本应该隔离的层短路。电介质/绝缘层的击穿会在层本身上产生一个弱点 AKA 热点，因此电流开始流过该弱点。这会导致局部加热和电流增加，从而进一步增加加热。这个循环继续并最终导致热点处的硅、电介质/绝缘体和其他材料熔化。