这是我的第一个 100 Mbit/s 以太网项目（我这样做是为了了解有关差分信号的更多信息）。
在这种特殊情况下，我做了两件事我不知道是好是坏。
一是在信号变压器下走线。它只是稍微在边界上，但我没有找到任何其他方法来路由它，而不使用过孔来交换对。
你怎么看？使用过孔（和阻抗不匹配）会更好，还是布线离电感器如此之近？
此外，我尝试了KiCad中的差分工具，并将两对匹配到相同的长度（否则，一个轨道长约 6 毫米）。这是以太网的好习惯吗？
这是现在对 PCB 的捕获：
这是我正在使用的示意图。它使用 lan9512 参考原理图。老实说，我不知道我的设计中的阻抗。我不确定是否必须使用 50 欧姆或 100 欧姆。
我包括双面 PCB、FR4 1.6 毫米高和 1.6 盎司铜 (35 µm) 的阻抗计算
如您所见，轨道为 0.8 毫米！- 太大了。
这是最终版本。轨道 1.6 毫米，间隙 0.16 毫米（在我的廉价 PCB 供应商中最小）。
感谢大家为这个宝贵的大师班。我会阅读很多关于差分对的内容。
如果我要建议如何路由，我会提出更像这样的建议：
关于阻抗：你显然需要 100 欧姆的差分，它与 50 欧姆的单线相同。您必须使用一些“阻抗计算器”（例如：https ://www.eeweb.com/toolbox/microstrip-impedance ）。电介质厚度来自您的 PCB 设计。铜厚一般为35um，对结果影响不大。走线宽度和走线间距对射频设计很重要。
关于长度匹配：这并不像人们想象的那么重要。100MBit 以太网使用 125 MBaud/s 的符号率，每个符号的长度为 8 ns。与此相比，10 mm 不同的布线长度仅引入 30 ps 或小于 0.5% 的偏移（铜迹线中的信号速度大约是光速的一半）。虽然这略微减少了接收器上出现误码的余量，但影响可以忽略不计。
我宁愿专注于提供（大致）正确的阻抗。在不使用更昂贵的阻抗控制 PCB 的情况下，最好的经验法则是：两条走线之间的距离应该与其宽度相同，并且到下一个接地层的距离应该比两条走线的宽度大一点。例如 150um 迹线、150um 间隙、200-400um 到接地层（在 4 到 8 层 PCB 上是典型的）。
以您的电路板将看到的长度和速度，它可能不会有太大的不同。在只有 50MHz 的带宽的 100Mbit 上，长度匹配走线通常不是问题，直到长度差异成为波长的一个有意义的部分（在 50MHz 处为 6 米，即使 9 次谐波仍然超过半米）。我不会担心的。