在电路中，比较器用于将正弦信号转换为方波。然而，输入信号不是干净的正弦波，而是添加了一些噪声。
比较器应该是理想的并且具有比噪声信号大得多的滞后，因此在正弦波的过零处没有振铃。
然而，由于输入信号上的噪声，比较器会稍早或稍晚地切换，因为它会像干净的正弦波一样，因此产生的方波具有一些相位噪声。
下图说明了这种行为：蓝色曲线是有噪声的输入正弦波，黄色曲线是比较器生成的方波。红线显示正负滞后阈值。
给定输入信号上噪声的频谱密度，如何计算方波的相位噪声？
我想对此进行适当的分析，但尚未找到有关该主题的任何资源。任何帮助深表感谢！
澄清：我想分析给定电路产生的相位噪声，而不是问如何降低噪声！
根据提供光谱密度的方式，它基本上是
确定由于滞后引起的相位误差：
\$ \Theta_{low} = sin^{-1}(-0.3) \$
\$ \Theta_{高} = sin^{-1}(0.3) \$
如果应用纯正弦波，这纯粹是由于滞后引起的相位误差。
假设您已经或已经将您的频谱密度转换为幅度，并且假设它是正态分布的。生成平均值和 1 个标准差。
低的：
\$ \Theta_{low_error\_mean} = sin^{-1}(-0.3) - sin^{-1}(-0.3 + mean) \$
\$ \Theta_{low\_error\_+\sigma} = sin^{-1}(-0.3) -sin^{-1}(-0.3 + \sigma) \$
高的：
\$ \Theta_{high\_error\_mean} = sin^{-1}(0.3) - sin^{-1}(0.3 + mean) \$
\$ \Theta_{high\_error\_+\sigma} = sin^{-1}(0.3) -sin^{-1}(0.3 + \sigma) \$
使用平均值和标准偏差“相位误差”，您可以重建相位误差分布曲线。
但是......如果频谱密度不是正态分布的，您将需要在多个特定点推导误差，以重建特定于您所拥有信息的相位误差曲线
每个过零仅对噪声采样一次，或 1 MHz 信号的每个周期采样两次。因此，只要噪声的带宽明显宽于 1 MHz，其频谱就会多次折叠到采样信号的 1 MHz 带宽中，您可以将相位噪声的 PSD 在该带宽内视为基本平坦。
输出相位噪声的幅度与输入信号噪声的幅度有关，通过比较器阈值电压处的正弦波斜率（以 V/µs 为单位）。如果阈值围绕正弦波的平均电压对称，则分析更简单，两者的斜率相同。相位噪声的幅度（以 µs 为单位）只是噪声电压除以斜率，采用您想要使用的任何单位，例如具有高斯分布的噪声的 RMS 值。换言之，相位噪声的 PDF 与原始电压噪声的 PDF 相同（缩放后）。
对于 Npp 约为 10% 的随机噪声信号与比较峰峰值比的信号 Vpp 可以看出，如果信号是三角波形，则幅度噪声在线性方程中转换为相位噪声，其中 S/N= 1 每个边缘都有 T/2 抖动 pp。
然而，正弦基波分量的幅度是 Vpp 三角波形的 81%，因此它的斜率是 1/81% 或 1.23 更陡，因此相位噪声降低到比率的 81%，滞后设置为略高于峰值噪声水平.
因此，每个边沿上的抖动是 Vpp/Npp 比率的 81%。可以看出，当 Npp 达到 Vpp 的 75% 或 Vpp/Npp 比率为 1.33 时，斜率与三角波相匹配。
通常，抖动误差以 RMS 噪声功率和每比特能量以及统计误差概率来衡量，但这是从任何测量时间段内的时间抖动问题的角度来看的。
这忽略了可能由 DC 偏移或比较器正输出反馈未正确偏置引起的任何不对称误差。对于低于 20% 范围的电平，相移和边缘抖动也与 81% 的 % Npp/Vpp 反 SNR 比成正比。
例如，考虑噪声在 pp 比率中为 10%，则每个边缘的抖动为 T/2 的 8.1%
这个答案-----相位噪声的幅度（以 µs 为单位）只是噪声电压除以斜率-----来自 Dave Tweed。或 $$TimeJitter = Vnoise / SlewRate$$
是我使用了 2 多年的表格。
我曾在一家对讲机公司工作，该公司已将微型 50Ω 射频模块转换为集成电路。更少的电力需求，更长的电池寿命。但是近距离的相位噪声阻碍了产品的运输，因为发射器会使附近的任何接收器不敏感；他们需要 -150dbc/rtHz 的相位噪声水平，但不知道如何解决他们的问题。下线。没有运费。使用上述公式，并对其频率合成器的预分频器和预分频器双极电流控制器件的 rbb' 进行假设，我们预测预分频器的总 Rnoise 必须小于 6,000 ohms。我们选择性地燃烧电力，只有在数学/物理学预测必须燃烧电力的地方。
在 ONNN Semi PECL 中，使用 10GegaHertz 的带宽和 60 Ohm (1nV/rtHz) 的 Rnoise，Slewrate 为 0.8v/40picoseconds，TimeJitter 为 Vnoise = 1nV * sqrt(10^10) = 1nV * 10^5 = 100 microVolts有效值。SlewRate 为 20 伏特/纳秒。TimeJitter 为 100uV RMS / (20v/nS) = 5 * 10^-6 * 10^-9 = 5 * 10^-15 秒 RMS。
抖动的频谱密度是多少？我们只需按 10^5 的 sqrt(BW) 缩小，得到 5 * 10^-20 秒/rtHz。
对于您的问题：1MHz、1voltPeak、20dB SNR 和 Tj = Vnoise/SR，我们有 Vnoise = 1V/10 = 0.1vRMS（忽略任何 sin-peak-rms 比率）SlewRate = 630 万伏/秒，因此 TimeJitter = 0.1v /6.3Mega v/Sec = 0.1 * 0.16e-6 = 0.016e-6 = 16 纳秒 RMS。
编辑/增强：将 sin 转换为方波。其中最危险的一项是将 CrystalOscillator 正弦波转换为轨-轨方波。任何不经意或不知道隐藏的垃圾生成器都会导致典型的微控制器时钟抖动。除非为从 XTAL 接口到放大器和平方器以及时钟分配的整个信号链提供专用电源轨，否则您最终会出现明显随机的时钟时序扰乱，但根本不是随机的，而是取决于程序相关能量触发的 VDD 崩溃需要。所有接触或偏置任何接触时钟边沿的电路，都应使用以下方法进行分析
$$Tjitter = Vnoise/SlewRate$$
ESD结构是个问题。为什么要允许 3pF 电容器（ESD 二极管）将与 MCU 程序相关的能量需求事件耦合到来自 CRYSTAL 的净罪中？使用专用 VDD/GND。并设计用于电荷控制的基板和孔。要从 XTAL 域跨入 MCU 域，请使用带有第 3 根导线的差分电流转向通过预期的跳变点。
这有多严重？考虑典型的 MCU 振铃为 0.5 voltsPP。将其运行到 3pF ESD 中，然后运行到 27pF Cpi 中，我们得到 10:1 的降低（忽略任何电感），或施加在 2voltPP 晶体 sin 上的 0.05 voltPP。在 10MHz sin 时，SlewRate --- d(1*sin(1e+7 * 2pi*t))/dt --- 为 63MegaVolts / 秒。我们的 Vnoise 为 0.05。那个时间点的抖动是
Tj = Vn/SR = 0.05 伏 / 63e+6 伏/秒 == 0.05 / 0.063e+9 ~~ 1 纳秒 Tj。
如果您使用 PLL 将 10MHz 乘以 400MHz 的 MCU 时钟会怎样？假设除以 400 触发器（其中 8 个）具有 10Kohm Rnoise，在 2 伏电压上具有 50 皮秒边缘。假设 FF 具有 1/(2*50pS) = 10GHz 带宽。
随机噪声密度 FF 为 12nanoVolts/rtHz (4nv * sqrt(10Kohm/1Kohm))。总积分噪声为 sqrt(BW) * 12nV = sqrt(10^10Hz) * 12nV = 10^5 * 1.2e-9 == 1.2e-4 = 120 microVolts rms/FF。8FF 是 sqrt(8) 更大。我们将假设一些门噪声，并使因子 sqrt(9)：120uV*3 == 360uVrms。
SlewRate 为 25 皮秒/伏或 400 亿伏/秒。
Tj = Vn/SR = 0.36 毫伏/400 亿伏/秒 = 0.36e-3/0.04e+12 = 9e-15 秒 Tj。
看起来很干净，对吧？除了 FlipFlips 具有零拒绝 VDD 垃圾的能力。基板垃圾正在寻找归宿。