那么，处理器如何处理 20-100 GHz 范围内的频率呢？

他们没有。

即使我们考虑将数据从载波频率解调到较低频率，也需要一个计算部件来做到这一点。

不，没有。需要有一个模拟部件来做到这一点。

请注意，我们的目标是设计一个将无线电波作为输入的电路，并产生发送者试图发送的比特作为输出，而这些比特是比无线电波慢得多的信号。

现在，一种典型的方法是首先使用模拟滤波器来消除不是您想要接收的频率，然后使用模拟混频器将频率降低到较低的频率，然后将其馈送到一个模数转换器。现在你仍然有一个处理问题，但它是一个较慢的处理问题。如果您的信号占用 50.000-50.100GHz，您可以将其降低到 0-0.1GHz = 0-100MHz（或者出于各种原因，您可能更喜欢 10-110MHz）。现在您只需处理 100MHz 或 110MHz 信号即可。

你仍然需要处理它。那么你怎么能这样做呢？一种方法是使用专门的计算机芯片 - 数字信号处理器，或 DSP - 专为接收无线电信号所需的那种处理而设计。如果你能以 500MHz 的频率运行它，你的信号每个周期仍然只有 5 条指令，但如果你偷工减料，这可能就足够了。您可能会惊讶于您可以削减多少个角落。您将能够并行运行指令，因此也许您可以在 20 条指令中一起处理一组 4 个周期。DSP 旨在为您的降压获得最大数量的运算，一遍又一遍地运行相同的代码。这里没有分支预测器或缓存，只有原始吞吐量。

也许您无法足够快地获得 DSP。你还有什么其他选择？一种选择是将信号分成两半。不是发送 100MHz 宽的信号，而是将数据拆分，发送 4 个 25MHz 宽的信号，然后在接收到数据后再次将数据合并在一起。

或者，您可以尝试更快的处理设备。一个 FPGA，您可以将尽可能多的独立处理阶段串联在一起。如果您需要添加 200MHz 的数字……您可以这样做。如果你需要添加 50 个数字……你仍然可以在 200MHz 下进行，但它会占用 50 倍的空间，因为你实际上在芯片上设置了 50 个独立的加法电路，这与传统处理器不同，它只有一个少量的加法电路，并且必须在一个循环中重复使用它们 50 次。

如果您是一家想要生产 100000 件相同产品的大公司，您可能想要实际制作定制芯片。它在原理上与 FPGA 非常相似，只是你不能对其进行重新编程，性能在各个方面都更好，而且设计成本大约为千万美元，所以你最好在第一时间就做好。

顺便说一句，如果您想知道，在过去，显然没有 DSP 处理我们的信号——一直都是模拟电路。但事实证明，如果您的频率低到可以使用模拟电路，那么模拟电路比 DSP 更差。它们更贵，更大，其中一些使用更多功率，更糟糕的是，物理定律阻止它们缩小到手机大小。是的，今天的手机不可能使用这种技术。

当然，当前的通用处理器以低 GHz 时钟速度运行。然而，专门设计的电路能够以更高的速度运行。需要处理载波和编码/解码数据的电路部分非常有限，并且通常通过缓冲区交换数据，因此 CPU 本身可以以低得多的速度处理数据。同样，具有 USB2.0 接口的相对较慢的微控制器具有少量高速电路，而处理器内核的时钟频率为低 MHz。整个 CPU 不能在数 GHz 下运行的原因有几个，例如功耗、生产良率，以及需要能够在不采用花哨的 PCB 设计技巧的情况下与其他 IC 接口。

这种比较是苹果对橙子的比较，因为就其要求和速度限制因素而言，数字电路与模拟电路不同。

数字速度的一个限制因素是关键路径上从存储元件到存储元件的传播延迟——作为一个概念示例，触发器或类似器件的输出，通过多个门，到另一个触发器的输入必须足够快按照设置时间要求及时到达目的地。在这种情况下，您需要转换多个阶段，不是以例如 100 GHz 的时钟速度，而是以更快的边缘，采取多个步骤。

另一方面，对于模拟处理，您需要确保您的 100 GHz +/- 调制带宽信号在任何给定阶段都不会因寄生效应和晶体管速度而滚降太多。在今天的 FinFET 工艺之前，MOSFET 技术的传输频率已经达到数百 GHz（例如，根据一些简短的谷歌搜索，65 nm CMOS 工艺可以在 200 GHz 左右拉下 ft，但我尽我所能接受 NDA说关于那个或其他过程），因此通过对寄生参数的仔细管理，即使是旧技术也可以在悲观的假设下实现 10-20 GHz 的射频操作，即我们在某个阶段受到传输频率的十分之一的限制。您可以想象从那里到今天的个位数纳米技术的速度增益。一世'

当然，一旦您通过一些无源模拟滤波、LNA 和混频器获得 100 GHz 射频信号，它现在就处于基带附近或某个比 100 GHz 慢得多的中频附近。过滤、数字化和处理现在变得更加简单，您可以自由使用模拟和/或数字技术。

后续评论：

这个单元是独立的，还是在模拟部分和数字处理器之间需要一些实时微调/反馈回路。

通常，模拟链要么是独立的，要么具有来自电路数字部分的缓慢反馈/控制。我不知道最先进的技术，但对于我工作的那种射频链，可能有 tx/rx 开关的数字控制，也许有用于频段选择的可切换 LNA 增益/谐振元件，以及控制PLL 中用于本地振荡器的分频器，但仅此而已。这种切换不会在高速下发生，而且在大多数情况下，关键的高速位最好在没有额外电容和复杂数字电路负载的情况下实现，以实现反馈。

一个更简单，更简洁的答案。5G 和其他高频设备正在暗示它们接收的模拟信号频率。然而，CPU/MCU 与这些设备的通信方式是数字化的。5G 承载的数据速率（不是波频率）要低得多，是那些 CPU 和 MCU 可以处理的东西。然后有一个指定的控制器接收模拟信号并将其转换为数字数据（在 5G 的情况下反之亦然），然后以设备可以处理的数字数据速率将该数据传输到 CPU/MCU。

简而言之：无线电或其他模拟频率与有效数据速率不同，并且不能以任何可测量的方式转换为 CPU 时钟速度。您可以使用高频无线电以非常低的数据速率传输数据。