我知道运算放大器的输入电流很低；这是他们的定义特征之一。但是查看LMC6001的数据表（有趣地称为“超超低输入电流放大器”，因为一个超低输入电流放大器还不够），我不得不怀疑：<censored> 他们是如何获得如此低的输入电流的‽
LMC6001 声称在 25°C 时的最大输入偏置电流为 25飞安。其引脚之间的额定输入失调电压为 10mV，这相当于输入之间的 400 GΩ 电阻，这是 SOIC 封装上的两个相邻引脚。等效输入到电源的电阻甚至更高！
然后，如果您查看比较器，它会更加令人印象深刻。以TLV7211 为例，其等效输入至输入和输入至电源电阻约为 100 TΩ，同时采用更小的 SC-70 封装。这不是由通过 PCB 和封装的泄漏电流支配的吗？
输入阻抗不能与漏电流直接比较。
输入阻抗是输入电流随电压的变化。如果 1uA 在输入电压下非常稳定，则输入可能具有 1uA 偏置电流和 1G \$\Omega\$输入电阻。
它们是 MOSFET，几乎为零的栅极泄漏是完全正常的。请记住，您可以在非易失性存储器中存储 100 年的电荷，只需在微小的栅极电容上存储一点电荷。更令人印象深刻的成就是在该泄漏要求范围内提供任何类型的栅极保护。我怀疑他们可能有一些聪明的自举电路来减少泄漏。您可以搜索专利以查看它们是否公开了任何相关内容（这将是美国国家半导体的专利）。
有一些使用 FR4 PCB 的选项，即使完全清洁也不是完美的（并且很容易被一些助焊剂污染，从而产生相对大量的泄漏）。这是一个讨论一些问题的文档。我认为 Bob Pease 也有一些很好的技巧和窍门来实现低泄漏。例如，您可以完全避免使用低泄漏引脚的 PCB，并使用 PTFE（特氟隆）支架。
通过正确使用 CMOS 晶体管，它们可以获得如此低的输入电流。速度上有很大的妥协。您不会找到 GHZ CMOS 运算放大器。
PCB 布局必须在设计中包含 2 个选项。输入引脚之间的护栏可防止来自附近电源轨的泄漏电流在输出中造成偏移和噪声。选项 2 意味着在电路板的该部分使用聚四氟乙烯，同时布线出窄板条。输入引脚可能在其输入端有一个 100 兆欧电阻，现在与相邻的 PCB 走线完全没有接触。一些铁氟龙柱在中心使用镀锡线，用于 100M 到千兆欧姆范围内的输入。
测量皮安和皮伏的仪表利用这种电路拓扑结构，特氟龙用于满足最苛刻的要求。单独的防尘罩和保形涂层可防止灰尘和湿气导致噪音和/或偏移误差。