长度匹配与时序有关，因此如果您想知道长度匹配的紧密程度，您必须了解接口的时序预算。信号会离开您的来源，并以某种时间关系到达您的目的地。您的接收器需要时钟和数据之间有一定的时序关系才能保证正常工作。这通常定义为建立和保持时间，或者在时钟沿之前您的数据需要多长时间有效，以及在它必须保持有效之后多长时间。

系统中有几件事会占用这个预算，其中之一就是你的路由。有时制造商会告诉您这些信息，有时您必须从发射器和接收器的输入和输出时序数据中得出它。当然，说好我必须完全匹配很容易，因为那样你就不必考虑它了:)

但让我们想一想。你有170Mhz的信号？这是一个 5.882ns 的周期。如果您将所有数据路由到一英寸时钟内会发生什么。最坏情况下的时间差是多少。顶层走线的传播时间，一条微带线约为 150ps/in。因此，1 英寸的差异会使时钟的数据信号偏移 +/- 150ps。考虑到您的 5.882ns 时钟周期，这真的一点也不差。事实上170Mhz真的没那么快。

如果您了解发射器的输出偏差，以及接收器的设置和保持时间，您可以得出一个可接受的路由延迟数字。当然还有其他因素，时钟抖动、ISI 等，但这应该让您对可以做什么有一个很好的了解。

在没有总线标准或接收器时序规范的情况下，您可以应用经验法则，例如将偏差保持在时钟周期的 5% 以下。FR4 PCB 上的信号以大约一半的光速传播，因此您希望最长的走线比最短的走线长不超过 44 毫米。不太棘手。时钟走线的长度最好介于两者之间。

顺便说一句，在本设计中，模拟信号完整性可能比数字信号完整性问题更大。您需要注意不要将来自数字线路的开关噪声耦合到模拟输入信号中。阅读Henry Ott 的提示（特别是 #4、8、9、10、17），最好购买他的书。