AD转换器上差分输入的阻抗

电器工程 ADC 阻抗 微分 特别提款权
2022-01-07 16:01:30

我目前正在尝试将一个相当快的 ADC/DAC 转换器芯片连接到 FPGA 以在未来接收和发送 RF,但是让转换器运行并连接信号发生器和示波器进行测试是我现在的主要目标.

我来自数字世界。我做了各种数字电路,并使用 AD 转换器与微控制器一起完成简单的任务,但是当涉及到差分且对阻抗等几个因素敏感的模拟高速信号时,我基本上不知道我是什么我在做。

我想用于这个项目的芯片是AD9862它相当旧,但它们不是很昂贵,易于焊接,并且 Ettus Research 已在其 USRP 的几个模型中使用它们,我将其用作参考平台。如果您有更好的芯片建议,请告诉我!

现在我主要关心的是整个模拟域。AD9862 有 2 个差分输入,可以选择缓冲(这是我应该做的,对吗?),数据表显示输入缓冲器具有 200 欧姆的恒定阻抗。现在我想做的是,只需将这两个 AD 通道连接到具有 50 欧姆阻抗的非平衡 SMA 连接器,以便稍后连接信号发生器或无线电前端。所以,我需要一个巴伦。

埃图斯也这样做了。它们有几个子板,您可以将它们连接到基板上,以将不同的前端连接到 AD-/DA-转换器。现在,如果我查看完全符合我要求的BasicRX 子板(以前是:最简单的子板),我发现他们使用的是名为ADT1-1WT的巴伦。如果我查看那个,数据表告诉我,它的阻抗为 75 欧姆。这不是完全错误的吗?我想我需要一个 50 欧姆不平衡到 200 欧姆平衡的变压器。

此外,输入端接一个 50 欧姆电阻,输出直接连接到 AD(VINP_A/VINN_A 和 B),直接连接到 AD(VINP_A/VINN_A 和 B)(对吧?或者是一个低通滤波器) 10pF 电容器?我在某处的邮件列表中读到,此原理图中低通滤波器的值是错误的 BTW)50 欧姆。这与 AD 输入的 200 欧姆输入阻抗完全不匹配。如果有人可以向我解释,那就太棒了!对我来说,所有的价值观都完全不同。

另外,PCB上的走线呢?它们还需要具有正确的阻抗以防止反射和驻波。所以我需要匹配它们,我猜?所以巴伦的输出应该是差分走线,差分阻抗为 200 欧姆,连接到 AD 输入,在巴伦的另一侧,我需要一条 50 欧姆的走线连接到 SMA 连接器?

如果有人可以为我阐明这一点,那就太棒了!如果你主修电气工程,而我主修计算机科学,那么这些都是你似乎只能在大学里学到的东西,而这对我来说只是业余爱好,所以我现在有点迷失了:(

1个回答

AD9862 的典型输入阻抗为 200 欧姆,这在与外部世界接口方面具有一定的意义,但并不重要。一般来说,无穷大的芯片输入阻抗更容易使用 - 这样可以忽略它,前提是芯片距离端接输入线的电阻器/组件不超过几英寸。

我说几英寸,但这确实取决于您接收的频率。假设最大感兴趣频率是 300MHz - 它的波长为 1 米,经验法则说,如果您的 pcb 跟踪小于波长的十分之一,那么您在馈送 10 厘米(4 英寸)时不会遇到问题从线路终结器到芯片。

其他人可能会说得更少,但这只是经验法则。因此,只要满足经验法则,与特定阻抗匹配的芯片 PCB 走线并不是那么关键。芯片具有 200 欧姆的输入阻抗这一事实稍微有助于这一点 - 分布式负载终端(而不是单个 50 欧姆或 75 欧姆终端)也是允许的(经验法则等)。

现在是巴伦。是的,它说它是一个 75 欧姆的巴伦,但归根结底,它是一个变压器,通常没有 75 欧姆或 50 欧姆的固有特性。它说它是一个 1:1 阻抗设备,这对我来说意味着如果变压器一侧有 50 欧姆(或 75 欧姆),则该阻抗会在预期的正常频率范围内反射到另一侧为了。

巴伦芯片侧的阻抗为200欧(芯片)+50欧(R4)+50欧(R5)=300欧。同样,这不会像 75 欧姆的阻抗那样工作,但它可能不会产生很大的影响——它不是最佳的,但很难从巴伦规格中判断它与最佳值相差多远。我的猜测是它并不完美,但您可能不会使信号恶化超过几分贝。

这 300 欧姆被反射到巴伦的初级侧并与 50 欧姆 (R3) 平行。进入电路的净阻抗现在约为 43 欧姆。我不得不说,如果它更接近 50 欧姆,这显然会更好,但是,我不知道该电路用于电缆的阻抗。它可能是 50 欧姆,在这种情况下,电缆会有驻波和反射的趋势,但没有什么严重到会影响操作的。电缆可以是 45 欧姆电缆(并非闻所未闻)。

如果您正在制作电路,我会为 R3 使用 62 欧姆,输入端的阻抗约为 51.4 欧姆。

请记住,此设计中最重要的部分是匹配电缆的阻抗以防止严重的反射。匹配阻抗是否分布在 R3、R4、R5 和提供 PCB 走线的芯片之间并不重要,并且 PCB 走线不需要设计为正好 50 欧姆,只要长度很短。