还在学习，但是这个问题困扰着我。我终于有点理解触发器是如何工作的，以及它是如何用于维护移位寄存器等的。
来自 wiki 页面：“SRAM 中的每个位都存储在四个晶体管上”
为什么是四个？SRAM是一系列锁存器（或触发器）对吗？......触发器只有两个晶体管对吗？除非我很困惑我可能是谁？
我当然看过触发器的示意图（使用与非门等）？但是 NAND 门需要不止一个晶体管来构建，但我见过只有 2 个晶体管的样本触发器（使用 LED）？
你可以告诉我有点困惑。SRAM 说它需要 4 个晶体管来存储一点......但我已经看到 2 个晶体管存储一个状态（我猜可以认为是一点）和 NAND 门触发器（肯定需要超过 1 个晶体管制作与非门？
然而，我在考虑普通的双极结晶体管，在进一步阅读后，似乎“大多数”SRAM 使用 FET ......但是它们的构造方式会有什么不同吗？
您必须将晶体管和栅极分开。
四个晶体管存储一点数据也不错。如果你要使用几个门，你至少需要 8 个。（一个 2 输入 NAND 门由 4 个晶体管组成。）一个 SRAM 单元基本上是两个背靠背连接的反相器，因此它们一个保持电平其他活着。一个逆变器由 2 个晶体管组成，因此总共有 4 个。
实际上，可以使用更少的硬件来存储比特，这就是 DRAM 所做的：它将比特作为电压电平存储在电容器中。这意味着您可以在 1 平方毫米的 DRAM 中获得比 SRAM 中更多的数据。不幸的是，电容器电压泄漏，因此必须不断刷新 DRAM。
有多种制造 1 位存储单元的方法。然而，那些用有源逻辑实现的都是一种或另一种具有正反馈的放大器。正如您所提到的，这可以通过两个晶体管和一些电阻器来完成：
仔细看一下，你会发现它有两个稳定状态，Q1 on 或 Q2 on。但是，它也有一个显着的缺点，那就是它会持续消耗电流。电阻可以做得很高，但现代静态 RAM 芯片上仍然有很多位，每个位的电流会加起来。
基本的 CMOS 反相器在任一状态下都不会消耗电流（小泄漏除外）。这是一个简单的双 FET 电路。PFET 可以拉高，NFET 可以拉低。栅极连接在一起并设置阈值，以便在栅极完全高或完全低时只有两个 FET 中的一个将打开。然而，反相器不提供正增益。这可以通过背靠背使用两个逆变器来解决。连续两个反相器产生正增益。如果两个反相器连接成一个回路，那么它们有两个稳定状态。一个为高，另一个为低，但电路在高低和低高状态下都是稳定的。由于 CMOS 反相器只是如上所述的两个 FET，因此该存储单元是 4 个 FET，其最大优点是在不切换时不消耗任何电流。正如史蒂文所说，每比特四个 CMOS FET 并不是那么糟糕。一切都是权衡。
CMOS AND 门需要 4 个晶体管（最少）用于 2 输入门。
您可以在电阻晶体管逻辑中降至 2：
对于寄存器，有很多拓扑结构，但最简单的至少需要一个带有两个反相器的环，因此需要 4 个晶体管加上写入缓冲器，因此大约需要 8 个晶体管。
SRAM 在最小最简单的设计中需要 4 个晶体管（电阻晶体管，但电阻比 MOS 技术中的晶体管大得多），一个完整的 MOS 单元需要 6 个。不过，您可以使用 1 晶体管 DRAM，使用电容器来存储值；但这又是动态逻辑，它是可能的最高集成度。
与单独使用晶体管的电路相比，使用晶体管、电阻器和电容器的电路可以使用更少的晶体管。在分立元件时代，用电阻器代替晶体管可以节省成本。然而，电阻器效率极低，而且在集成电路实现中，它们的成本实际上远高于晶体管。许多将使用它们的应用程序可以替代电流源，这在成本方面并不是那么糟糕，但在能源方面却非常低效。
如果一个人希望在不消耗大量持续功耗的情况下存储一些信息，最紧凑的方法是使用两个反相器，这将需要绝对最少的四个晶体管来保存数据。由于保存信息通常只有在有办法提供信息时才有用，因此 SRAM 单元将向四晶体管单元添加一些额外的逻辑以允许对其进行访问。要在没有总线争用的情况下“干净地”切换事物，需要四个额外的晶体管；在实践中，通常可以使用两个来产生可接受的性能。