我正在尝试在 Verilog 中设计一个低通滤波器，用于 Red Pitaya 的 FPGA (Xilinx® Zynq®-7010)。
我试图让低通滤波器做的只是获得信号中的直流分量。
我需要的信号的唯一部分是直流分量。
有人可以告诉我如何进行设计，因为我是 Red Pitaya 的新手吗？
使用 Red Pitaya 的 FPGA 设计低通滤波器
信息处理
低通滤波器
2022-01-28 17:51:00
1个回答
解决方案有2个步骤
第 1 步 - 设计某种低通滤波器来测量直流分量。
为了执行第 1 步，您需要回答几个问题：
你说的DC是什么意思？例如，测量最后 10 秒的 DC？
输入采样率是多少？期望的输出采样率是多少？
您需要提供此信息，我们无法为您猜测。
第 2 步 - 在 Verilog 中实现过滤器。
有关于opencores的例子。如果您在 Verilog 中实现 FIR 或 IIR 滤波器时需要帮助，我也可以帮助您。
您还可以查看内核生成器中的 Xilinx FIR 内核。
其它你可能感兴趣的问题