对称半带 FIR 重定时

信息处理 有限脉冲响应 对称
2022-02-13 11:10:34

我试图了解半带 FIR 滤波器的 FPGA 实现。我正在尝试绘制框图来帮助解决这个问题。我从一个 10 阶示例开始: 在此处输入图像描述

由于滤波器是半带,我可以删除零抽头: 在此处输入图像描述

然后可以对延迟进行分组: 在此处输入图像描述

系数存在对称性: 在此处输入图像描述

折叠延迟路径以利用对称性: 在此处输入图像描述

现在我想重新计时过滤器以流水线化加法器链。这是我不确定的部分。我已将寄存器添加到加法器链中。我是否将从左到右的延迟抽头增加 1 并将从右到左的抽头减少 1?或者,由于移除了归零的抽头,它们是否必须增加和减少 2(除了中心抽头周围会增加/减少 1)?

在此处输入图像描述

提前致谢。

看看我的一些课程笔记中的一个例子,这就是我认为使用割集方法的结果:

在此处输入图像描述

您在入站路径(从左到右)上添加延迟,并从折叠延迟路径中删除延迟。这对我来说似乎仍然是一个因果解决方案。

1个回答

OP 已用可能的解决方案更新了该问题,并询问了因果关系和过滤器等效性。首先注意预期线性相位滤波器的传递函数,其对称系数为:

H(z)=w0+w2z2+w4z4+w5z5+w4z6+w2z8+w0z10

OP 给出的第三个滤波器结构的传递函数为:

H(z)=w0z3+w2z5+w4z7+w5z8+w4z9+w2z11+w0z13

排除额外的 3 个样本延迟会导致完美(和因果)匹配:

H(z)=z3(w0+w2z2+w4z4+w5z5+w4z6+w2z8+w0z10)

干得好阿迪,没有你的帮助我看不到路。

以下是我之前的回答中有关会议时间的其他其他建议,以便与上述 OP 的好建议进行比较。

下面是一个使用同步加法器树的重定时线性相位滤波器:

重定时

另一种方法是反转流程图(所有分支变成求和音符,求和节点变成分支,信号流是反向的)。这将在每个加法器的输出端产生一个具有功能等效滤波器的寄存器,如下所示:

反向流程图

请注意,第一种方法会导致额外的延迟,而第二种方法将与原始方法相同。