我正在尝试为带有 STM32 MCU 的 Quad SPI NOR 闪存 MT25QL256ABA1EW9-0SIT 做出良好的布局。我的问题是我发现内存芯片的引脚排列很不方便。我已经设法以信号彼此相邻的方式交换 MCU 端的引脚，但这仍然很困难。按照Micron Quad spi 布局指南，我设法：

• 不拆分底层接地层（这是一个 2 层 PCB），
• 使时钟信号短且可能弯曲最少，
• 信号路由不使用 VIAS

但是，我没有设法：

• 通过计算带状线保持任何合理的阻抗（实际上没有太多空间和很多信号）
• 保持信号长度相似。

这是布局：

放大图像后，可以看到内存芯片焊盘上的网络名称。我想问您是否认为这种设计足以传输高达 80 Mhz 的时钟。出于比较目的，芯片内部的粉红色形状为 18 x 8 毫米。GND 多边形浇注被搁置以提高可见性。我将不胜感激所有帮助。