我正在对具有 ARM SoC 的嵌入式系统进行逆向工程。我根本没有数据表，所以我将进行相当深入的调查。
它采用无盖倒装芯片 BGA 封装。安装芯片的载体基板提供了引脚功能的线索，所以我在显微镜下研究了 SoC。
我注意到有许多缺口穿过阻焊层和铜外层。他们在球之间划出痕迹。
BGA 底部概览：
一些缺口的视图：
显示深度的斜视图：
被刻痕切割的痕迹：
我最初的想法是这些用于在它们被装箱后配置设备。不过似乎太多了——在 452 针 BGA 封装上超过 50 个。它们是用来做什么的？
我也很好奇它们是如何制作的。鉴于它们只有 0.25 毫米长，它们的侧面非常方正，没有底切，几乎排除了蚀刻和激光。我看不出机械方法如何获得如此均匀的底部。
我认为链接是将焊盘绑在一起进行电镀。如果我是正确的，每个垫子都曾经与外部连接。你可以看到顶部图案的痕迹。电镀后，他们 CNC 路由连接。
许多球垫成组连接在一起用于接地和电源轨，因此每组只需要单个迹线。
边缘连接器焊盘电镀通常会执行类似的操作 - 稍后将连接铣掉。我还在用孔打孔以破坏临时连接的板上看到了这一点。
我认为您在设备配置方面处于正确的轨道上。它们似乎是激光熔断器，一些“槽”显示裸露的基板，其他的铜完整，而一些显示铜中的椭圆形槽。
使用它们的原因可能有很多：
由于插槽似乎在 BGA 球之间而不是在进入基板的迹线上开路，我怀疑是最后一个原因。制造单个设备，然后在低零售价设备上削弱外部存储器总线、接口端口等功能。
在我看来，可能是优化金属化轨道之间的阻抗匹配。
正如我们所见，有一些走线在可见层（阻焊层下方的第一层）上布线。这些线路的传输方式是微带或共面接地类型。
设计人员可能需要让这些线路通过这里，因为没有更多区域可用于 PCB 叠层的其他层（多少层？）。
为什么要阻抗匹配？为了最大限度地减少数字（和模拟信号）中的错误和信号损失并打开“眼图”，阻抗应该匹配。
因此我们可以看到那些“缺口”只存在于连接的 Pad 之间。他们正在形成一个为特定频段（可能是 GHZ 以上的小带宽）设计的“匹配网络”。
从球垫看设计，它有一条非常细的线，实际上在高频下表现得像一个电感，然后是一条更大的线（矩形凹口），在高频下表现得像一个电容，再一次是细线，直到你到达另一个垫。
对我来说，它看起来像一个典型的电感 - 电容 - 电感匹配网络。
不考虑那些匹配的陷波将导致性能较差的数字传输，具有较高的二进制错误率。